★★★ 大家一起学PADS （一）★★★......【有问必答贴】

whipple

谢谢 楼主  问题已经解决 以后还的向楼主多多请教
$ P. M5 K5 x0 [4 V, _5 d5 v5 S( c
jimmy:

互相学习！共同进步！

芯儿

/ Y% K& W! F  i% K7 O* S
, m; c, @/ ~* x* E! R* e支持楼主开个QQ群！
  s% u' J# N5 z& u- V6 n
6 c( P! g/ G: l0 r  X# y- yjimmy:

已有主群：28326856和分群：19421245，

; \$ Q5 b/ `/ u% Y! H, p目前主群人数已满，均是EDA365资深会员。
+ o. G9 i2 Z  ^5 I1 K
( \) _  s5 ?7 K; y( H9 G请新会员加入分群，注明EDA365。
! P0 I7 _) K4 s$ p. v, E- |

Ziper_EDA

请教LZ：
我有一个接口滤波板，大部份都是插件元件，贴片元件只有十几个。
线路连接也比较简单，考虑用四层板，不知道LZ有什么好的建议？
# Q, f, |' f/ F1 T1 K板上只有一个小电源，用两个地网络：PGND，GND。
' S4 o2 u2 p4 S$ P5 N

jimmy:

如果只有一个小电源，所以也就不存在电源平面阻抗问题了。

" b- P, F9 B* i/ K+ W7 T# k由于贴片元件少，可以考虑单面布局，若表层做平面层，内层走线，参考平面的完整性基本得到保证。
; f& L+ J% u' d  n# C; B$ o
而且第二层可灌铜保证少量表层走线的参考平面。

  e5 }. F' Z2 n( [因为是接口板，要注意PCB布线的幅射，如果把表层做为地平面GND，PGND，走线可以得到很好的屏蔽效果，
7 u9 K9 V& d5 M3 j. e% T1 {8 h
传输线的辐射也可得到控制。（参考信号完整性分析）
/ ^2 _# S; M( t& k
8 H/ ~* n9 K0 }3 M  c7 C, x建议采用此种叠层方案：GND，S1，S2，PGND。

wellhope

4 {( h; [% z; G- w0 e' q/ d4 I版主，你好，我用PADSPOWER做好的元件库，可加到PADS2007里面，见不到元件库名。后把元件库后缀名改成PADS2007的后缀名，看见了我做的元件库名，可元件库里面没有显示元件。请教怎样解决？谢谢！（这个元件库用在PADS2005是正常的）。
8 L$ l7 \) r* ~$ g2 [- u5 h* f6 Z* y
: X' x% t" {  Z- s; l) f  l/ n
jimmy:

要用pads2007自带的库转换程序进行转换后方可用。

3 t3 _" q1 r0 j“开始”-->PADS2007-->LIBRARY convert

ivy

% e; d, O8 R) U. J
1 q1 {8 q- `" K6 o! h在PADS中怎样样丝印图啊

jimmy:
' j0 c1 l; J4 T
5 D& D  p+ q9 Z1 Q8 ^不明白你说的意思。

routon

; B: Z( M* e% I1 }
你好，请问在HDI盲埋孔板中（6层或者8层）如何设置叠层结构？通常的做法是1+C+1的1阶盲埋孔方式，但这样安排产生的问题是第二层必须是走线层，否则就没有优势。有没有直接从第一层打到第三层的盲孔这种做法？工艺、可靠性方面能保证吗？（孔径和1阶的孔径一样，因为想保证第二层（地平面）的完整性）。谢谢。
/ ^4 h- O: i: u" C
jimmy:

# \) {$ ?8 f$ t9 h$ e推荐常用的叠层方案如下：

: Q) J+ H% _% G' e. D0 E3 c六层：1-2，2-5，5-6，1-6

) [; h$ m5 k0 S6 f( S2 x4 S2 I八层：1-2，2-7，7-8，1-8
/ Q; E5 e  [* U- h7 V6 R4 d4 X
( N) \, g4 _9 y以上两种为手机HDI常用叠层方案，价格最划算。
$ \6 r  l. u9 z. [
3 |; [# s5 _( z" @! V: X嗯，我们现在也是这样做的，但是顶层和第二层的走线就没有屏蔽层了，会不会存在向板外辐射的情形？

! W+ W1 R" p, ~. fjimmy:
0 I# U4 g0 x3 M! f% K  K! R
所以会有屏蔽罩

caoxing

3 j. P7 I' f, u# f我想请问楼主，在布4层板的时候电源层和地层是如何和信号层相连的啊？比如说贴片ic的引脚GND是通过过孔与地层相连的吗，还是怎么弄的，我看见有些板子在电源层和地层都有走线，对电源层和地层有那些处理啊？
  e9 B$ [: U3 W# H9 y. U* c望楼主指教！
/ R5 N* s* O$ l; W6 g
jimmy:

放在TOP层或bottom层的元件通过打via到内层与电源层和地层相连。

5 V; v' V5 X# A9 I  e有些产品因为对成本考虑比较多，所以在不增加板层的情况下，在电源层和地层都进行走线，此种情况是万不得已的。

对电源层和地层的处理，我们最好是把这两层做为平面层，可以起到很好的屏蔽效果。

tianpeng

0 X# m' V9 A0 n6 T& c
! O' O; K6 E. K4 [1# jimmy
- g7 N  ~; N/ G5 I2 z: A! B, s, d
! E& G  o- ~% s$ i  z6 lPADS如何才能很好很快的布好局?    有什么方法吗?
: Y! @1 u5 Q/ ?& V, E( k& n还有我的PADS里面的查错和布铜功能不知道跑哪去了, 找不到了, 怎么弄啊?
8 v: L. I7 Y, r- n3 D     本人是初学者, 希望找到好老师!

jimmy:
7 Q4 a/ b1 S5 I4 j* @" L9 G
  A$ y8 h" i# q. B0 u布局的速度取决于你对电路的理解还有对pads软件熟练程度，
* g$ K) o6 [3 d: o
没有快捷的方法，只有多练，多学习，多总结。
' ?. }2 i! S. R& I1 L
查错是：tools->verify design

不知道你说的布铜是灌铜还是什么意思？
% i! v- l+ y4 o$ ^* b
$ _6 |! @& A6 \# Y. \这些命令你查阅PADS的相关教程，相到工具栏相应的命令就可以画铜了。

routon

先将中间部分进行画plane外框，然后灌铜优先性设为0，再沿着板四周画一个大的plane灌铜外框（3.3v),将此外框的优先性设为1，然后灌铜就行了。

$ ?2 T6 W  N8 r' J. C3 Q如何设置灌铜的优先性？

jimmy

原则上最好在元件面的第二层或倒数第二层设为GND。

- N! d! p+ O# J' M# B+ h6 T# Q) o. y按照100#routon的叠层方案，可以折衷在S1和TOP层进行GND的灌铜，并通过via（2-5埋孔）与GND平面连接。
) h- }' X# y' I( |, f
S1和TOP层也要多打GND 的via,以便良好的连接到GND平面层，也可以起到很好的屏蔽效果。

kongkongjushi

请问版主一个问题
logic里修改元件封装后怎么更新到LAOUT 里面

jimmy

ECO TO PCB

jimmy

请问版主一个问题
logic里修改元件封装后怎么更新到LAOUT 里面
+ g& H5 d% H& [kongkongjushi 发表于 2009-2-12 21:53

打开pads layout link链接，选择ECO TO PCB

kongkongjushi

; M" d0 T( K" \1 r- q
请问楼主 这样更改layout  里的元件封装
不怕您笑话 呵呵
为这个问题 我郁闷了几天
2 W3 l- D' e5 o) k
2 B' Y9 O* p$ |3 a0 `7 L/ @
jimmy:
" {& y. A# J( }0 s9 N# S" D
选中此元件->右键->edit decal->进入封装编辑界面，

8 P+ k. s6 R; b在此界面下，CTRL+O，在弹出的对话框Are you sure discard the decal loaded from the board?，选择YES。

然后打开你要的新封装。
3 d) b7 e/ }. c6 Q4 h1 F1 J- c% ^
然后file->exit decal editor.
' ~. ^0 ^$ ^( i/ f6 O  N, P
在弹出的对话框中点确定。

kevin

向jimmy学习