2017年6月13日公益PCB评审报告节选

EDA365QA

bingshuihuo 发表于 2017-6-14 20:42
非常好的学习要点，必须先赞一个.

0 k% M8 C& o" I& D5 C. l: M$ U 点滴积累很重要。加油！

EDA365QA

谁家的熊孩子 发表于 2017-6-15 09:08
% C9 O7 \2 W, G. [) [0 s7 G! ^哦哦~  也就是说 并不是一个板子上出现的问题，是吧

/ G0 o9 O% j$ l, {; h9 c  ~; H. m" @没错。
. L$ ^: Z! K' W; l) d

herry9231

问题点都很有代表性，顶。。。

kebi黄

hhhh

Mj飞

学习，谢谢LZ 点赞

七彩雨

赞一个

sketty

真心不错，受益多多，感谢！

sketty

EDA365QA 发表于 2017-6-13 20:00
- x9 p& x  \! ~; y7 b! N, v1 f5、FPGA的特殊要求：接入的100欧电阻到FPGA的走线长度相等，故接入到1.2V电源的走线应在电阻走而不能从过孔 ...

报告：这个不太懂。怎么叫不能从过孔取电？这个电阻靠近FPGA的接入点放置，不是通过打孔接起来的吗？两边都是通过VIA接起来的吧？

hudan050408707

过来支持下了，学习学习

紫菁

sketty 发表于 2017-6-23 13:47
/ [, j" i' N$ P4 _6 Y$ q; ]报告：这个不太懂。怎么叫不能从过孔取电？这个电阻靠近FPGA的接入点放置，不是通过打孔接起来的吗？两边 ...

$ Z" E# l. v( S+ F5 B# U: |0 |这个我知道，做过这个类型的。如图所示

lc526140515

可以每周而不是每天更新吗，感觉质量不高，挑选经典的再上传

不羁的风

非常好

sketty

EDA365QA 发表于 2017-6-13 20:03
( @/ ]: @! m8 ]7 a" r9、高速射频不要走无关电源到其下方，否则会引起不必要的干扰。射频部分电源不大的情况可以采用走线形式处 ...

这意思是电源层在划分铜箔时，射频信号及其相关零件下面直接不要铺就可以了吗？
1 N  k# R5 {4 O1 T$ r( n) n

EDA365QA

sketty 发表于 2017-8-21 14:51
% u! Q- G1 _* Z这意思是电源层在划分铜箔时，射频信号及其相关零件下面直接不要铺就可以了吗？

射频信号及其相关零件下面铺GND.
( [* V5 u! y1 T4 M4 l

Haiting32451

学习了。