|
本帖最后由 happymewnana 于 2011-7-14 14:44 编辑
* p* q; i) L4 l" ? o, u9 z" B
) P$ y% Q3 u7 j Q: T4 z& j. Jjimmy,你好,我想请教一个问题,我在pads logic原理图里改了元件的封装想要同步更新到LAYOUT里,使用ECO TO PCB功能时,会出现“ECOGen failed”的提示,还有一个ECO comparison errors file -- C:\PADS Projects\Logic.log 的文件,
1 f. { s) @6 ~. ]7 Z1 [% M5 t$ x& K# ^文件内容如下:
2 r2 ~- B* S6 ]) m6 VPADS Layout ECO Generator (Version 6.4v) 2011-7-14 14:40:15
* f5 h0 Q% T4 F5 ^1 } @$ k7 {8 n( yCopyright (c) 2003 - 2008 Mentor Graphics Corp. - All rights reserved
+ O; w0 d0 Y% p; Y/ XCommand line arguments: -e C:\PADS Projects\Logic.log -r p -a PART,NET -f -l PCB,NETCLASS,NET4 Q0 ~1 o2 X% n* j2 [
ERROR: Wrong gate pin data at the line: USB-PORT SIP-4P UND 1 0 0 0 Y2 @3 O& s; r9 [5 O0 ?# F) i
ASCII reading (part types and decals) - 0 msec: p. y4 t( s; w/ a/ m3 \+ N
我想知道这是怎么回事,希望大师指点一下!谢啦! |
|