|
|
本帖最后由 李明宗伟 于 2013-12-30 08:55 编辑 ) @5 E3 b+ T' f' i6 S5 ?
2 B+ {% B6 S) U! C2 }
- u" \& p3 F% H7 n2 f- \: t1 a所谓回路自感，就是平面层回路的等效串联电感。$ q2 L) Q% I% q" s# X; T
7 e: F% S* h: T5 E, r G
地平面和电源平面就是为了提供低电感的回路。这个低电感回路是提供给谁用的？当然就是电容元件，而不是你认为的层间等效电容。
' b9 Y) S3 ~& k% a- b9 N
7 y- O0 k6 Z. M% v8 `8 X, V“请问什么电容的等效串联电感能比PCB层间电容的等效串联电感小”，回答这个问题前，先明确几个概念。2 J3 f( U6 u+ }" S. L$ p& @- c
+ r1 C! p/ e. b: J: n
电感和电容是独立分量，电容决定容抗，电感决定感抗；电容再怎么牛叉，它也只能决定电容值和容抗，不要以为是电容使得回路电感小；也不能说电容的优点是低电感，因为电容本身是没有电感分量的，应该说是低的等效串联电感。
^& v6 Z! h: [$ o8 {% c低电感路径和层间耦合电容都是平面层回路的组成部分，但它们是独立的，不要以为层间耦合电容是包含低电感路径，并以此认为是层间耦合电容提供低电感路径。% {) g' T S+ Z3 i- l4 U8 F+ v
5 [0 t! N. c. N. L6 l* Z: P平面层提供的低电感路径是给所有电容共用的，而不是层间等效电容独占的。
/ [6 x, A1 I/ X" ]; P) A
" V" _0 q8 Q& C: d$ M5 \而且，低电感只是一个方面，它并不意味着低阻抗；我们最终需要的是低阻抗。- A8 F3 c$ Y# a/ Q8 H+ f. R; X
. p; G7 d; s- }! _" `* v. a阻抗=感抗+容抗=L+1/C。（忽略电阻部分）
8 f* f0 w. l# T! K; P. C! l6 Z2 G8 J+ z" D) T8 v2 z& e
对于层间等效电容，阻抗=平面层感抗+1/层间等效电容" Z( ]+ B) P3 W; ~( X
对于电容元件，阻抗=平面层感抗+元件自身感抗+1/元件电容
6 ?7 t- R2 g2 F' T6 A$ `: h. j
+ n1 ?" p# G- V* O/ r对比看出：
- x. y) }4 _) z A) _感抗部分，层间等效电容和电容元件的感抗大致在一个数量级上。
1 o/ ?8 e9 @! o8 C& M& P容抗部分，元件电容比层间等效电容至少大4个数量级。8 k% v M4 d y2 t, u
* F% S4 Z6 K9 j那你说，层间等效电容和电容元件，谁能提供更低的阻抗，更能滤除高频噪声？
0 _: }! w) T# H9 c5 m
& ?/ e w6 P. }2 b8 W2 e& |
: |) {2 h! T% e* V- g/ V+ ^2 F/ v/ q$ Z# v2 }4 |+ y9 u$ r L8 A
* b, y7 h% Q- @0 C$ ]
|
|
楼主: A19861008
/1 
发表于 2013-12-27 10:54
