抛砖引玉 DC-DC升压电路layout如何减少输出纹波

bingshuihuo · 发表于 2014-5-28 11:06

能否具体说一下操作

fallen · 发表于 2014-6-17 18:49

layout改善有限，良好的设计才是关键。

1194022400 · 发表于 2014-6-23 19:49

实际设计出来的板子，感觉无论如何接地，差别都比较细微~哪种情况下差别比较明显？~~~~

zhengcw2011 · 发表于 2014-8-13 17:02

学些了！

lht-tz · 发表于 2015-2-10 10:40

1楼 4楼 7楼回答非常好！学习了谢谢。DC DC MARK

lht-tz · 发表于 2015-2-10 11:04

mishuangxi 发表于 2013-1-26 11:32( B% J0 v# U+ i5 ?7 J
注意DC/DC的三个回路，导通回路，截止回路，反馈回路（FB）

你好，我对所说的3个回路重要性十分赞同，能否用实例说明一下，附件有一些例子能否简单阐述一下。谢谢！

cytao · 发表于 2015-3-2 11:14

说的好,DC DC尤其是频率高的更要注意了.

jf2015 · 发表于 2015-3-3 18:33

IC反馈环路面积尽量的小，并做露铜处理，单点接地这个就不必说了，输出滤波电容同规格的情况下尽量用体积大的，说的不对请指出

非常了得 · 发表于 2015-3-5 10:47

学习了

mj19901002 · 发表于 2015-3-9 09:41

学习，顶起！

zhanglin880126 · 发表于 2015-3-11 16:12

jjmhere 发表于 2013-7-2 10:04
, H( k/ V& {" [% ^8 Y能否具体说一下操作。。。。

电感下面不能整体覆铜或走线；整体覆铜降低电感的能力，走线的话信号易互相干扰

6118zy · 发表于 2015-3-11 22:07

高频环路尽量小，注意大电流环路，反馈电阻靠近FB脚并远离大电流环路

		自动登录	找回密码
密码			注册

推荐内容 /1