请教时钟线上高频滤波电容和电阻的选择

路人丙

4层PCB，1.TOP；2.VCC；3.GND；4.BOT

路人丙

***正如楼主所说应该是千兆时钟线(125M)引起的.如果是25M导致,那么它的三阶和五阶应该都会有很明显的尖峰,但是没有.www.eda365.com) T* Z/ k: n8 [! ^2 _- g
; P+ L5 o: r+ M) K* F很遗憾的是: 千兆以太网的所有数据线都是点到点的连接,中间没有串阻.不然比较容易分析出.
不明白的是楼主为什么要那么绕线,CPU和PHY的距离这么近根本没有必要这么做.
! Z( e: J: J2 }" I& w时钟线和其它线的间距太近,根本没把它当时钟线来处理., b/ y. c; T6 z. P
9 l! `. g% j. s+ E- o" Q楼主把千兆以太网的所有线布在同一层,这点比较好,但是不知道这些线的参考平面怎么样?***
非常感谢楼上的回帖！！
$ C+ E. J# M  D" W1.我们测试的10M，100M，1000M的都有问题，还都是一样的，就是125M的倍数。
; ?/ d) I" k' s( X2.千兆以太网的所有数据线都是点到点的连接,中间没有串阻.不然比较容易分析出，不知道比较容易分析出什么？CPU和PHY的距离比较远的。
# X" {' `- k* A: U  L2 ~6 ~3.上面提到的加时钟BUFFER的效果是不是一定比没有加的好呢？

liqiangln

上面提到的加时钟BUFFER的效果是不是一定比没有加的好呢？这个不一定，如果是1驱动2就可以不用。

" u% m% Z6 [! Y5 q8 e3 N# k125M出问题，但是125M是25M的3倍频，为什么不考虑25M出了问题，就是时钟那块出问题了，我在你的帖子里写的很清楚。

_hhh_

楼主要用四层板完成这样的板子,而且还要保证EMC,真的是难能可贵.我自愧还没到这样的火候.
强烈期待楼主改板并通过EMI测试的板子
1 x* i; o; ?- M. G/ z.通过后希望楼主能拿出来分享,一起学习.

yun12

建议增加EMI 相关器件 包括磁珠 压敏电阻等

NCLucifer

谢谢大家！

liulinjievvv

同意liqiangln的说法，应该是25M出的问题。
从NG的频点来分析，25M肯定是出问题了（225M over 0.7）。至于125M有没有出问题，不好判断。
% ?' E+ L  y% ]& b+ r6 ^25M的3、5倍频没出现，原因是他没有借助某一“天线”辐射出去而已。
在25M时钟上串磁珠，（时钟信号会恶化，前提是恶化的成度在时钟信号承受的范围内）
另：看不到你的机构件，进构件的不合理布局，会引起”天线“的产生。