AMD主板DDR3布线

yangtse427

我看了楼主的DDR，发现还是有问题的。
1.上面还有空间所以没必要去DIMM里面绕线。
) T, h8 _  ]; L% N) G; O2.你的部分小转折似乎没有大于线宽哦。
' e; n' C& [' y5 U1 k6 x) ^* M  K/ o3.你DIMM里的出PIN方式最好是180°出pin.
/ N# Z( ~* `+ H5 s8 s% l4.diffpair 走得不够耦合.
! ?* ~% j1 w) V# J( Ctune等长的时候最好绕大弯弯哦。
! @# l! @+ e0 b  t% F8 t5.data和addr线组与组之间没看出来又间距。
6.线与线之间之间的spacing似乎不够理想。
小弟的一点愚见，还望指教！

yangtse427

还有一点，DATA线的后端不等长哦

yangtse427

看了一下你的设定，DQS能做到1MIL之内最好哦！

香雪海

yangtse427 发表于 2012-4-20 09:20
我看了楼主的DDR，发现还是有问题的。
1.上面还有空间所以没必要去DIMM里面绕线。
! {0 N) [% j0 b/ Y9 s) ^2.你的部分小转折似乎没 ...

- o3 W  g# B. X4 Z9 d差分线末端由于规则限制，所以很难耦合，以至于要做到一对儿差分线等长很难，只能单独绕较短的那根，数据线之间的间距是20mil，这是怕引起串扰，地址线没有那么重要，所以间距就小一些~

yangtse427

这样如何？

香雪海

yangtse427 发表于 2012-4-20 10:06
这样如何？

  a( D- k8 w6 f原则上来说，只要不违反规则，差分线之间要尽量耦合，那个板我只是练习用的，细节方面没有过多的注意~

yangtse427

香雪海 发表于 2012-4-20 10:30
原则上来说，只要不违反规则，差分线之间要尽量耦合，那个板我只是练习用的，细节方面没有过多的注意~

多多交流，互相学习

香雪海

yangtse427 发表于 2012-4-20 10:45
多多交流，互相学习

有没有你自己做的，截图上来交流交流

yangtse427

香雪海 发表于 2012-4-23 08:24
4 ~( w  |- R9 N有没有你自己做的，截图上来交流交流

我截图是BMP格式的，传不上来？

香雪海

yangtse427 发表于 2012-4-23 08:58
我截图是BMP格式的，传不上来？

# o, y& s. V4 L  K) v1 O# f  c你可以改一下后缀名的，改成jpg的就可以了

chensheng5200

为什么DDR的线要走在GND层，而不是走在Bottom?

香雪海

chensheng5200 发表于 2012-5-10 09:44
为什么DDR的线要走在GND层，而不是走在Bottom?

底层还要走一些别的线，不能空间都给DDR用啊

jqgt2006

有没有画好的发上来参考一下！

jqgt2006

急切，迫切的需要！

larryfarn

顶!顶!顶!