AMD主板DDR3布线

yangtse427

我看了楼主的DDR，发现还是有问题的。
9 }2 ^) M! g" E2 m; U4 Y1.上面还有空间所以没必要去DIMM里面绕线。
- R8 H8 L( w  }+ M2.你的部分小转折似乎没有大于线宽哦。
6 d5 I1 u8 G: q. }: o( S$ x3.你DIMM里的出PIN方式最好是180°出pin.
# p8 O; l) o, z$ C9 c4.diffpair 走得不够耦合.
tune等长的时候最好绕大弯弯哦。
5.data和addr线组与组之间没看出来又间距。
3 f- t3 b4 A% x, s% ]6.线与线之间之间的spacing似乎不够理想。
6 J: R2 W: B* p) ?# y3 B小弟的一点愚见，还望指教！

yangtse427

还有一点，DATA线的后端不等长哦

yangtse427

看了一下你的设定，DQS能做到1MIL之内最好哦！

香雪海

yangtse427 发表于 2012-4-20 09:20
我看了楼主的DDR，发现还是有问题的。
1.上面还有空间所以没必要去DIMM里面绕线。
2.你的部分小转折似乎没 ...

差分线末端由于规则限制，所以很难耦合，以至于要做到一对儿差分线等长很难，只能单独绕较短的那根，数据线之间的间距是20mil，这是怕引起串扰，地址线没有那么重要，所以间距就小一些~

yangtse427

这样如何？

香雪海

yangtse427 发表于 2012-4-20 10:06
5 K8 j# \1 p. s* M/ k这样如何？

原则上来说，只要不违反规则，差分线之间要尽量耦合，那个板我只是练习用的，细节方面没有过多的注意~

yangtse427

香雪海 发表于 2012-4-20 10:30
" ?( G. M/ K, J# G% k" i! n原则上来说，只要不违反规则，差分线之间要尽量耦合，那个板我只是练习用的，细节方面没有过多的注意~

多多交流，互相学习

香雪海

yangtse427 发表于 2012-4-20 10:45
# j% `2 N% Z) e9 L; ~多多交流，互相学习

7 e' U$ p1 v+ O( f# {有没有你自己做的，截图上来交流交流

yangtse427

香雪海 发表于 2012-4-23 08:24
3 Z& L( ]' D) ]9 D: O有没有你自己做的，截图上来交流交流

+ d: U2 t4 B0 R/ l# @0 r我截图是BMP格式的，传不上来？

香雪海

yangtse427 发表于 2012-4-23 08:58
/ K: H/ p0 O& [5 X; ^8 \我截图是BMP格式的，传不上来？

你可以改一下后缀名的，改成jpg的就可以了

chensheng5200

为什么DDR的线要走在GND层，而不是走在Bottom?

香雪海

chensheng5200 发表于 2012-5-10 09:44
为什么DDR的线要走在GND层，而不是走在Bottom?

8 e+ _) ?2 G1 p6 A底层还要走一些别的线，不能空间都给DDR用啊

jqgt2006

有没有画好的发上来参考一下！

jqgt2006

急切，迫切的需要！

larryfarn

顶!顶!顶!