传输线延时的计算？

longzhiming · 发表于 2011-7-14 18:27

真正高手不会有时间来这里写东西的.不用等了.

wangxs_song · 发表于 2011-7-14 20:30

实际设计中哪有这么多道理哦！！！

都是些刚出头的小伙！

eda1215 · 发表于 2011-11-25 09:23

实际应用中很少算的，但还是要了解的{:soso_e100:}

xang1yang2 · 发表于 2011-11-30 20:11

拿个板凳跟着楼上的一起学习！

寻乐的狼 · 发表于 2014-4-23 21:03

最近在研究FPGA的时序约束，需要算出PCB延时，因此研究了下，与大家分享：
在Er = 4.0介电质上2英寸微带线的延时约270 ps公式来计算出来，更保守的规则是使用2英寸(PCB走线长度)/纳秒(上升/下降时间)规则（此源于ADI MT-097高速逻辑的处理）

流沙 · 发表于 2014-4-24 11:37

单纯的一根传输线的延时是这么算的，只是因为传输速度V与传播介质的介电常数有关，所以说只与Er有关。同样因为内层外层的介电常数不同，所以同样长度的传输线内层外层有别。
至于你说的电容的问题应该另外算的吧，我只是看到有书上说电容会延长信号的上升时间，降低电路的速度，这与电容的容值以及传输线的特征阻抗有关。
在书上还看到说信号的延时产生的原因主要是驱动过载与布线过长。不是很明白跟驱动过载有什么关系。。。
求高手指点。。。

bingshuihuo · 发表于 2014-5-14 09:45

向高手学习了，又明白了一点，呵呵、、

		自动登录	找回密码
密码			注册

传输线延时的计算？

推荐内容 /1