麻烦大了，请关注！

braveboys

如果项目不是很复杂，那还是换回去把
7 p& M" T- V+ {* y! J# j0 W我自己也是，原来用2005的，后来想拿2007作一个新的项目，作是作完了，但是还是比预想的慢了一半时间

plokij

替楼主谢谢tmlee

llpcbpcb

你的nets有設置繞在特定layer的要求

shqwzhw

回复 12# tmlee

+ i$ i1 X# L6 o5 h  @  h, h# m9 S
    你的版本好高呀

sgye

谢谢tmlee ！谢谢以上朋友们，今天终于把项目做完，刚发出去做板。

除了以上走线外，接下来的敷铜（当然包括分割了），产生丝印，输出Gerber都是很考验人的技术，我是一边骂一边完成的，差不多可以说这项目是骂出来的。
0 Q- F9 q% D! E6 m; v1 p
闲话少说，上图和大家分享一下：

# ]" I4 e6 S; T& j. G0 a% F

sgye

接下来就是一一解决遇到的问题了，唉，有个高手指点一下能省多少功夫啊！！！

tmlee

恭喜！祝你新年快乐，恭喜發大財，你老家在那里呢？

sgye

恭喜！祝你新年快乐，恭喜發大財，你老家在那里呢？
tmlee 发表于 2010-1-16 16:11

$ H/ s% G3 T0 W$ Q" H9 S

5 X& ]& w  S* q4 Q7 Q; X老家，广东的，现在人在深圳

dingyeyun

参考以下几点解决：
( x; a9 U9 o. {' [; z4 A5 B1；Editor Control > Routes Tab-Route Settings：Allow One Additional Via per SMD Pin  此处勾选
3 q: A# m4 n3 a3 l2；Editor Control > Routes Tab-Route Settings：Use Place Outlines as Via Obstructs    此处不勾选
3；Editor Control > Pad Entry-Allow Vias Under Pads  此处都勾选（每种焊盘皆需要勾选）
3 D" [9 L' A' G) A+ U4；Editor Control >走线时 Grids 全部设置为0试试。
6 @7 i( T  D  M7 x5；Setup > Net Properties or Design Capture > Tools > Net Properties暂时清除卸载所有规则
$ w8 l% Z( R& n$ T7 k* V$ a6；Net Classes and Clearances > Nets Tab暂时清除卸载所有规则

jiangchun9981

LZ这个使用“CTRL-E”取消“prevent loop”选项即可。
( M" \# k' y) Z( |4 T这个选项是防止你的连线“环回”用的。一般在模拟电路里是不允许电路环回的。数字电路刚好相反！
; O) P& E7 y5 p5 z; q7 E' g取消后就能随意按自己的需要顺序连线了。