第5章过孔仿真与设计---问题与答疑

mingzhesong · 发表于 2018-1-25 10:16

ray 发表于 2018-1-25 08:59
请问具体是指哪个呢，PCIE,QSFP+还是SATA信号过孔？

三种全部，三种差分线的仿真只给了过孔尺寸结构和最终的阻抗曲线，其它层叠设置都是按之前的一样来设置做的吗？

另外我出来的曲线和书中的有差别，不知道哪里有问题？比如图5-64那个扫描结果，我仿真出来的16mil的阻抗控制在98,77到100.28，低阻抗区别有点大。

mingzhesong · 发表于 2018-1-25 10:32

ray 发表于 2018-1-25 08:59
请问具体是指哪个呢，PCIE,QSFP+还是SATA信号过孔？

还有比如PCIe的阻抗一般控制85，那创建差分端口的时候阻抗设置肯定也是85吧，那下边的 Reference lmpedance 要改为42.5ohm吗？

mingzhesong · 发表于 2018-1-25 11:05

之前的例子是14层板，差分线表层走线4.5/8,内层走线3.5/6,阻抗100

那后面三种PCIE QSFP SATA，这些分别是多少然后得出的图中的阻抗曲线？

谢谢

只看该作者 · 发表于 2018-1-25 11:19

提示: 作者被禁止或删除内容自动屏蔽

只看该作者 · 发表于 2018-1-25 11:26

提示: 作者被禁止或删除内容自动屏蔽

mingzhesong · 发表于 2018-1-25 11:45

ray 发表于 2018-1-25 11:26
因为不了解你的仿真文件差别在哪里，你方便的话，把图5-64的仿真文件传上来，我查看下文件设置是否有差异 ...

HFSS.zip (111.01 KB, 下载次数: 13)

你看看哪里有问题，谢谢!

只看该作者 · 发表于 2018-1-26 09:19

提示: 作者被禁止或删除内容自动屏蔽

只看该作者 · 发表于 2018-1-26 09:29

提示: 作者被禁止或删除内容自动屏蔽

mingzhesong · 发表于 2018-1-26 14:46

ray 发表于 2018-1-26 09:19
HI,我校验了你的过孔建模文本，和书中一致，同时也跑了你提供的模型文件，确实和书中有差异，如下图所示 ...

谢谢解答，明白了，非常感谢！

wx_Dg5kCLTC · 发表于 2018-1-29 16:09

毛总，3D过孔建模的小软件能否发一下，

18392628582 · 发表于 2018-1-30 19:28

第5章10页上面写的，起始层为第一层，线宽为4.5mil,结束层为第三层，线宽为3.5mil，这两个值如何得到的?

mingzhesong · 发表于 2018-1-30 19:54

18392628582 发表于 2018-1-30 19:28
第5章10页上面写的，起始层为第一层，线宽为4.5mil,结束层为第三层，线宽为3.5mil，这两个值如何得到的?

根据叠层和阻抗算出的线宽，做PCB的时候，一开始就会先确定叠层然后确定用什么材料，然后确定阻抗，然后算差分线线宽线间距。

18392628582 · 发表于 2018-1-31 08:35

xiexie

GHOST · 发表于 2018-1-31 09:45

18392628582 发表于 2018-1-30 19:28
第5章10页上面写的，起始层为第一层，线宽为4.5mil,结束层为第三层，线宽为3.5mil，这两个值如何得到的?

叠层算好了有阻抗信息的，可以叫工厂提供，类似下面的

18392628582 · 发表于 2018-1-31 19:07

GHOST 发表于 2018-1-31 09:45
叠层算好了有阻抗信息的，可以叫工厂提供，类似下面的

感谢！

		自动登录	找回密码
密码			注册

推荐内容 /1