DDR3地址线与数据线相对长度有没有什么强制要求吗？

bingshuihuo

leoyin 发表于 2016-8-26 13:18
没了，这是4颗DDR3，一面放2颗，布线空间很小.倒是有一个电源层可走，不过会跨电源分割平面，怎么弄呢？ ...

. v$ ^8 ]9 s* B7 w5 Z3 o1 A/ {对面贴  为了省空间

leoyin

chen6699 发表于 2016-8-27 19:28
  w, \& e" ?3 y2 V  L8 A# s要不要严格限制长度，这要看你的产品速度要求。ddr3的信号线一定要参考本身的供电电源和地。

0 Y2 n& c8 F. Mtks.
: L2 U4 Y" a2 a8 y& C1 N

hqh885198

DDR3 地址，数据长度根据主芯片来定的，看主芯片的要求

hayatokoc

有時要看DDR & CPU Datasheet 會比較準確

AD9_PCB

hhawwl 发表于 2016-8-26 11:46
# k1 k  l  O6 z8 O1 n7 }) L弄清时钟的关系

. J3 U$ m! N. F2 `  @6 E最烦你这种废话

bozai_1990

对于等长，400M内 DDR3 CLK时钟：
( A% L1 Y8 y! e' p% p8 P同组DQS和DQ DM有关系 如误差正负150mil
  @! W' e9 g  F1 {不同byte之间有关系 如误差正负300mil
CLK和地址控制组：如误差正负300mil
CLK和DQS也会有关系：如正负250mil

bozai_1990

很奇怪 你居然不对称放？