|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
为帮助广大网友学习Cadence系列设计软件,经EDA365网站组织和协调,特邀请论坛Allegro版块Dzkcool版主(杜老师)开讲,2015年全年Cadence公益培训计划分为10期进行,遵从由浅入深,由点到面的原则,从3月份开始,内容安排请见下面目录,请大家在版块报名帖中回帖报名(报名链接请见2楼)。2 i6 l6 _8 p. _
活动目的:
2 r W% K1 F, i) P: L& t(1)帮助大家提升设计能力与水平。
( \3 {+ u$ X: c" R* D(2)帮助大家多认识同行朋友,多跟外界交流和联系。' s T' E+ K2 |, v
上课地点、时间及录取名单会在每月的报名帖中公布,希望被录取的同学珍惜上课机会。教材会在每次活动后提供下载。本活动由深圳南山区高速互连公共技术服务平台和EDA365合作主办,平台旨在为广大电子企业提供高速互连设计技术的支持,帮助广大企业提升技术水平,促进竞争力,创造更多价值。# R. ]% l0 X3 u% @3 x
0 u" S; y/ l6 S) ?- {4 ]
初级部分
' L) V) F: K. a" m7 V1 v一、 Allegro PCB 设计环境介绍(2015年3月份开课)
8 |- V1 B) Z3 Q8 M' M1、 Cadence 公司介绍
2 @& a0 U6 J/ ?2、 Cadence 硬件系统设计流程
0 {. \3 M1 e2 h! V. z' j) I# a3、 操作系统环境详解与设置1 j8 ]" e7 O$ h9 y
4、 Allegro 工作界面介绍
% W9 y Y7 m/ B2 y2 ~: N5、 Allegro 常规设计参数详解
, {4 _% t( [( C" x" X6、 Allegro 用户环境常用设置详解
. Y/ W5 c9 G7 ?) E8 C" }$ `8 M7、 Allegro 操作与快捷键分享
4 ^7 \- R2 q5 x$ Q( F0 \! ^8、 Allegro 图层使用详解 \3 l4 v; h0 K, B, y& |: {
9、 Cadence 常见文件扩展名含义6 }2 U7 y6 D, k, ~ x- c: N: D
10、 Cadence 常用辅助工具介绍
# u4 {: j( \. l& C: Y! {0 v, G
% Q4 Z8 K. S5 k3 K1 J* F+ f! R' o二、 Allegro PCB 封装库管理(2015年4月份开课)6 d1 ]4 t: p7 P6 |( A0 `
1、 封装知识介绍4 ?! U9 z" f( [' r/ L- y. S
2、 表贴、通孔、热风焊盘的介绍和创建( w/ \& M8 a* z! e w& }; q7 D4 R. O
3、 焊盘、封装命名规范
) A: x- @# o% y9 G& r' p4、 异形表贴焊盘的介绍和创建
; r% H, X% c# {5、 封装文件类型介绍
n/ I; r6 L1 ~$ C" w3 r3 Z6、 表贴、插件封装的介绍和手工创建3 u9 _0 _5 j; @% g; F( L9 ~% Y
7、 表贴、插件封装的创建实例+ d" n4 o2 i: C( E
8、 机械封装的介绍和新建
7 E' V7 x. f7 |" S) i @2 ]. T) S' h+ t9 y
三、 OrCAD Capture 原理图设计(2015年5月份开课)# H5 ^1 u, `, r: K. L- ^- g+ u
1. Capture 平台简介4 g9 ]( |, R9 J) G8 @6 p
2. Capture 平台原理图设计流程
0 j2 @6 q. n7 Y( n! Y7 n. x(1) Capture 设计环境
1 E7 ~9 }: q y(2) 常用设计参数的设置 k# c. O! n3 K0 }& T0 h+ u) t
3. 创建原理图符号库
+ u" L* \% x L3.1 直接创建
6 G5 g: G7 \( x% r4 c; b! p3.2 通过电子表格创建
3 q2 T0 J- M# |- d# q. X4. 创建新项目/ x" d# d1 g0 v7 c1 G
(1) 放置器件
/ E$ ^; C, D3 X/ G/ v(2) 连接器件) [. y4 O# _- m1 d5 Z E% H, Z
(3) 放置电源和地符号
8 C* y: m5 y. D4 Q$ i0 W! W(4) 跨页符的使用
% _% o+ w0 i7 m5 k3 U+ e(5) 查找与替换
b; k, C& {" k2 `) N(6) 原理图设计中规则的设置及检查( A& Y3 }& |/ j: h
(7) 添加图片、图形和Text 文字注释
* i: N; X; |* r5. 打包Package 生成网表5 h0 M5 J7 M! z7 Y6 \' h6 ^
(1) 输出网表常见错误及解决方案
e' N( E* G$ r4 t& h( l3 E6. 创建器件清单(BOM 表)5 I2 @3 d4 Y2 Q d" u: T, }# L, y
! i+ L. j( Q) M" Z中高级部分- p: a7 Y; o- g
四、 Allegro 全流程实战设计(2015年6月份开课)
( ]1 Q' V; y8 ?3 D0 C; ^* r4 g以一个简单项目,讲解Allegro 全流程设计;
0 D, B: @$ \) r' p1、 前处理
, x( L" L' O0 \ m/ ^6 n' z2、 布局规划
$ n' |, V C1 j0 A3、 模块布局8 P0 Z. @' z1 F( j
4、 叠层和约束规则设置
& C+ r* Y5 s3 B: K9 [8 H" L5、 电源模块处理1 I+ e4 O6 m1 Y/ h# ^: ?6 M
6、 Fanout
! g+ p: g! v6 e7 _7、 高速、时钟、重要信号布线7 {. `1 G! w6 e! u4 U
8、 杂散信号布线% f0 [8 K f' M' @% ~
9、 电源地处理
7 |+ n( C: z' z7 K; S9 `10、 后处理
$ o9 ]# U2 X$ b! s11、 设计验证& x Z7 F% ~* ?% J' c# ]
12、 相关文件输出
3 \6 x, l+ H g& _( H1 n4 n- W2 y9 J& J! z9 i
五、 HDTV 项目设计(2015年7月份开课)" T J. ]7 ?/ U4 S3 m3 i
1、 概述) A! z) g- a+ P X
2、 系统设计指导
+ G( B, P! E: ?6 h6 V' [(1) 原理框图
$ A; |# S( g0 I6 r4 U5 Y: Q' {(2) 电源流向图
" C0 E n/ u' R* k: H(3) 单板工艺 E# S) `; [2 f+ z& @/ C
(4) 布局规划( v7 w* F7 y) _4 n3 G* B5 [
(5) 叠层阻抗方案8 v' t* g$ |+ d/ V9 e; ?6 k
3、 约束规则设置
3 R/ p8 S2 k, ? g {+ H3 j4、 模块设计指导( J9 D7 x4 p- }( M* I, E& ^7 h0 I
(1) CPU 模块2 Q' f* |* Q# ~3 A$ l" E/ f# E4 j
(2) DDR 模块处理
3 \: t9 b$ B0 ^0 o' S7 _(3) 电源模块处理5 c1 Y o+ P6 j, D
(4) 接口电路的PCB 设计
; ~' @( ]4 C5 n( @) R& u4 G
n4 L: j: V/ j0 s" F& B+ S: R9 |六、 射频项目设计(2015年8月份开课)/ W/ C8 v$ j3 ^1 h" h, N: g9 t, ]
1、 概述- V7 {: B5 Y/ T4 K( P# y% s/ j/ s
2、 系统设计指导
& l; s( W% t: H" t, N: N: B6 E(1) 原理框图
( B3 c. t, f! b, s! M. z(2) 电源流向图" v% [0 c. W. }' U3 V* x; a
(3) 单板工艺
. o9 G! D9 \3 M) c' B(4) 布局规划" @& C; T7 Y# e
(5) 屏蔽罩的设计7 @! d' e- ^: g, o& [0 H
(6) 叠层阻抗方案
7 I* o5 k1 ]( s4 h: \" l2 a3、 约束规则设置
/ h4 d' \, i9 s3 }4、 模块设计指导' F w0 U& ~. k9 d+ }+ o/ H
(1) POE 电路的处理
: a7 J- q. T0 \5 D B) l9 J(2) 电源模块处理4 [& {2 h- v; x
(3) 射频模块处理
' Z6 |/ @' Y% Q# @4 }(4) CPU 模块" Z! v4 w9 [1 h& b# ~) r% q' j
(5) 网口电路的处理
6 V8 z9 U: p8 Z, K* }
# Q' n0 M# f, K3 j七、 光纤交换机项目设计(2015年9月份开课)
3 P2 U X( ]+ W' s' N1、 概述, f" [7 V) B- N1 Y0 U) j! U
2、 系统设计指导
; k4 A. C9 X6 d) \: ^(1) 原理框图& C3 O2 h; K1 q
(2) 电源流向图
" _1 X/ a0 p# \' r, l(3) 单板工艺
9 }2 \ m9 G; F) ]# V+ b: S(4) 布局布线规划
5 K4 F' u$ ^! [7 t+ }8 X(5) 屏蔽罩的设计6 u- t+ P% _. D1 _$ F
(6) 叠层阻抗方案
) y$ Z' y' f4 f# v! x: k6 e3、 约束规则设置8 G1 }. V: I' s) a: B7 A
(1) 差分约束设置, M1 ?' P* D$ `) @& q2 D) |5 M
(2) 等长设置
/ `% e& g$ |, M1 s \+ ?% B(3) AIDT 自动等长设置, C, d; t% }+ h
4、 模块设计指导+ Q. b2 O( D. Z+ L; e
(1) 光口的处理
% ?% t; o" [! j9 Y2 s( @(2) 电口的处理! ]9 Y2 m8 A" b" N- D& A2 [
(3) 变压器的处理
, a, h$ X% P/ T(4) 交换芯片的处理6 o- W, p% }, K! L8 t
(5) 网口电路的处理
3 x1 Y$ ?! i3 X8 {$ B! x(6) 分区协同设计; I1 v( F! z7 Q. Q, v$ W
(7) 模块复用的使用# N3 t7 d, S- U' h: R. C
: k) y) ~- y0 d+ I八、 盲埋孔项目设计(2015年10月份开课)4 a7 |$ V' [9 [& f' D* J
1、 盲埋孔板介绍
: V/ ^! v# u+ ~ R" c2、 工艺要求8 x( I) N; L: C* I# r
3、 整体规划
: E9 Z4 A7 p0 W4、 过孔使用与规则设置
& c6 \6 d8 n, Y: A5、 叠层阻抗方案
* K. E/ S8 S1 ?! h6、 射频电路的处理) G: k, `8 G2 L V; U3 E" p# Z
7、 高速差分的处理9 m* J8 @7 o l+ l* P$ s
8、 音视频信号的处理" k- Z* ^2 X" y$ ~
9、 主要电源地的处理& m/ ^ ? U9 E8 M3 f) I' Z
10、 注意事项
5 T4 e6 b% K, j) c8 C* r2 d1 Y7 Y
九、 X86 项目设计(2015年11月份开课)
* j9 _- N6 J% m7 n2 }) V) G1、 X86 系统介绍+ X) y S" f0 i" Z1 ]
2、 主流平台架构概述4 _2 W5 W, A/ {& k
3、 以Intel Haswell CPU 为例,讲解Dimm、PCIe 等高速总线接口的布局布线规划
9 Q+ n; ?0 ?6 Y! d" n% G6 D4、 叠层阻抗控制方案! j3 i$ u# v6 G- n z4 q0 }* v
5、 电源流向规划
/ X% |1 W Z% y* ~# W6 k! s! L" `6、 电源模块的处理
: k8 `! H6 O/ G8 i, z% P) X7、 Dimm 布局布线的处理
# P% h/ D' f- \+ H; ~; }9 R: p( O3 A8、 PCIe 布局布线的处理及技巧
* t* o0 O1 w& r0 I$ z1 b, H1 Z9、 CPU 处的snake 走线处理
- ~3 U \& b/ \ c' B6 H10、 高速差分差分动态等长、十度走线处理
+ _- p2 J. F8 q; M$ m4 k/ O& s: R, d. y; R* x& M
十、 背板项目设计(2015年12月份开课)
, J+ U: @; U# Y% |& ^" K/ H1、 背板设计基本原则
7 D' `% K, q" O9 ]2、 VPX 系统介绍
/ t2 o1 r& |* `7 F, O( U3、 VPX 背板结构定位
% }, P/ [+ E1 b- e6 f% C0 m8 I. I4、 叠层阻抗方案
+ b% z5 \% j4 v' ? q5、 GRE 布线规划2 z2 I4 B* `- j) d# v
6、 安规防护$ I) b, F- ~& z4 q3 R
7、 电源地规划及处理) Y3 o, m2 T/ F
8、 高速差分线的处理9 z1 t5 ~! C3 m/ b2 h2 [! u! q
9、 过孔挖空的处理
8 I2 u4 t8 t% b- J; \# L10、 走线均衡
, z% X& V6 |# h2 R11、 背钻的处理' W1 b2 ]1 p! s. \) W% v
& v! q7 P) v. i9 i$ k; c, i
; ~8 j+ p) d3 Z' h* R2 m% W
r$ |: @3 A( U( P7 W8 Z
+ Z0 ~6 ^ o7 O2 M2 l7 v m5 [
1 A* B( h% a9 d& E6 `! l( i7 L P* d, V# c3 f3 c* T4 e4 P
|
评分
-
查看全部评分
|