请教一个八层板的叠层问题

happy0502105

各位DX，我做的一块八层板
0 t# i9 s' ^' _+ m# q我现在的层叠结构是
7 k% M6 d# Q! V2 OTOP
POWER1
! i4 k& B' c, R/ Z$ W7 a' \S1
GND
S2
S3
POWER2
* F* X) q1 K) QBOTTOM我的TOP层和BOTTOM层板子的最下面位置有差分的SATA信号，由于元件非常多TOP层和BOTTOM层基本上没有走线，我同事说这样的叠层电源完整性有问题，建议把S2和POWER2和到一层，增加一层地
如下层叠
TOP
, l8 [0 D: J% r, P% qGND
, E7 ]; X# M3 T& a# IPOWER
S1
S2
S3
- \9 m, y' b8 ^! x0 f! t- jGND
# p) ?! h2 U0 Z0 m4 n( Y' n9 tBOTTOM
' h& {! y4 S) U; k( F* O但是这样的话S2就没有参考平面了，大家给我个建议啊用哪种？？谢谢！！

wjzter

你这样信号就好么？
. |! Z7 ~/ L: D必须三个走线层？而且你现在叠层也不对称

wjzter

电源搁一层吧。。。。。
$ m& `7 o) L7 D9 Z. s! E: M( Mtop,gnd,s1,vcc,gnd,s2,gnd,bottom

liuyian2011

按top,pow1,s1,S2,gnd,s3,pow2,bottom ,我可以帮你核算一份阻抗设计及层叠结构给你.
7 N- W9 w- `. P  V% `7 [

happy0502105

wjzter 发表于 2011-8-23 16:28
( L( v3 p8 Y$ l  B: p$ B电源搁一层吧。。。。。
top,gnd,s1,vcc,gnd,s2,gnd,bottom

* V2 `' R7 m7 S4 j; z6 [我现在板子上只能三个走线层才能走通，所以没办法做到3个GND层，纠结啊
6 [+ X! L2 V- N0 m' y4 N& o, r电源也非常多，我现在是在电源层和S2层走的电源{:soso_e118:}
- a* K$ r; [8 S+ o: U

happy0502105

liuyian2011 发表于 2011-8-23 19:31
, \9 g3 f/ P5 e) Y/ _+ i, @1 z按top,pow1,s1,S2,gnd,s3,pow2,bottom ,我可以帮你核算一份阻抗设计及层叠结构给你.

7 A# X' j2 E1 Y% Y帮忙推荐一下阻抗控制和层叠结构啊，单端50ohm，top、bottom层有SATA差分线，差分100ohm，
谢谢了！！

liuyian2011

happy0502105 发表于 2011-8-24 09:43
; ^+ j, f, w. O  X& m7 E9 ]6 I帮忙推荐一下阻抗控制和层叠结构啊，单端50ohm，top、bottom层有SATA差分线，差分100ohm，
谢谢了！！

可以的，不用谢1！

本无名

lZ的叠层急不合理，要么按三楼的要么加层。

chenyuxuan0505

top,gnd,ss, pwr,pwr,ss,gnd,bottom
这个是我们比较常见的！

happy0502105

本无名 发表于 2011-8-24 10:32
/ k# F1 E0 B8 p. _lZ的叠层急不合理，要么按三楼的要么加层。

板子的尺寸比较小元件放置的很慢，所以TOP BOTTOM层上基本不能走线，所以中间要3个信号层才能走出来，
2 P( q; b* c: Z8 Q# S! Q- S纠结啊，帮忙看看有没有什么好的办法啊？

紫云卿

三楼的叠层不错，但是满足不了你3层信号的要求，可是你用三层信号，叠层不对称嘞，这个叠层怎么样？不过走线时需要特别注意。
top-S1-GND-S2-S3-POWER-S4-BOTTOM
top基本没有走线，S1不用担心有长距离的平行线，S1和S2不用担心跨分割，而S3和S4走线要小心跨分割，同时S3小心与S2长距离平行线。
# b; k6 \8 B3 j/ R50欧姆阻抗控制：S1/S4  6.5mil
& f0 [6 a/ k" N2 T: K& P1 _; C8 g                        S2/S3   7mil
; J" Y( E. T9 m. L$ N% V100欧姆阻抗控制：S1/S4   线宽5mil  线间距8.5mil  
                          S2/S3         5mil           8mil

dsws

+ K# t+ l/ r4 h
+ @( H- P9 }3 ?0 a) Z) `6 n
/ z5 k; p0 i: J9 }重要信号走在06层
04层可以铺铜处理部分电源,但是注意第3层有走线的地方，对应04层不要铺大块铜，不然会改变阻抗参考层！

cccccc32

通常典型的分层同意3楼的，不过楼上的叠层很好，满足lz要求。 支持

85850723

12楼的不错，我马上要设计的电路板就这样的。

dsws

12楼的叠层我用到过，
0 @( E2 T2 _3 p+ b9 Q是在4片DDR2 正反对贴，64位两个内层布线很困难，所以添加一个信号层。这样DDR2的数据线同组同层容易多了！