关于跨平面的说法。。。。

object

各位达仁：
7 u1 _9 A& e: Q) A1 Y# O0 p. ~        要是有一层地参考平面，而另外一面是电源平面，如下：
            TOP
            GND
+ Y4 X' d: n- }/ W9 b* d/ m            SIGNAL  (这一层跨了POWER的分割线，对此信号危害大不大？？)
            POWER
            。。
. k: p+ Z& t# U; _- w0 a# u! K* G            。。
+ |, M' I- X# v! C% e7 T       请指教。

liqiangln

危害是有的，你这个信号是经常反转的吗，如果是地址，数据什么就别这么弄了，如果是状态线实在没办法，可以在夸接处加一个电容，补偿回流路径。

forevercgh

由于PCB成本或实际应用所限，对于多电源系统，电地平面的分割在所难免（参考层的分割），但对于分割形成的slot（缝隙），确是应该关心有加！
: D: i) j; Y. [) h8 \
, V2 ]$ V' U2 s. S: o0 Sslot的最直接效应就是改变了信号的回流路径，如果走线穿过了参考层中的slot（阻抗不连续），回流电流肯定会绕过slot，从而造成回路面积的增大。如果在他上面有高速信号信号走过（就像liqiangln版主所提到的经常翻转，边沿造成的变化的电场==》变化的磁场==》变化的电场==》。。。。。。。），不断翻转的信号电平就会造成原来不存在的EMI问题。

其实EMI问题可以理解为串扰，确定这种分割做造成的影响大小，某种程度上就是要评估在临近走线或者平面上所造成的串扰是不是可接受的。

个人觉得评估起来是个挺复杂的事儿 可能经验在这儿更有用

forevercgh

烦劳有经验的前辈结合实例指导定量分析方法。

mengzhuhao

原帖由 forevercgh 于 2008-5-30 20:51 发表
+ h& C7 b' a$ Z' V$ p$ P烦劳有经验的前辈结合实例指导定量分析方法。

见一些说法是在跨越的地方加电容 或者多打一些via
; q) Y1 c6 D" _- Z! W( K以形成返回路径的就近联通

object

但是我们做日本客户的板时就不用去理会，所以我们国内的这样的要求是不是太严 了，在很挤的板里这是做不到的，加电容也很难做到。呵，请指教。

liqiangln

但是我们做日本客户的板时就不用去理会: 如果你给东芝，NEC，sony我想着肯定会让你改版的，日本的要求是业内基本最严格的。

这么做肯定不好，环路引线电感增加，EMI增加，具体风险还不好评估，所以还需谨慎。

zsq0503

原帖由 object 于 2008-5-31 18:19 发表
但是我们做日本客户的板时就不用去理会，所以我们国内的这样的要求是不是太严 了，在很挤的板里这是做不到的，加电容也很难做到。呵，请指教。

不会吧，我和NEC有过交流，他们的要求也是非常严格的，在这边做的PCB全部要拿到日本本部去评审，技术要求很高啊

mengzhuhao

原帖由 object 于 2008-5-31 18:19 发表
3 b4 t: x) M( r& q2 z2 v5 q但是我们做日本客户的板时就不用去理会，所以我们国内的这样的要求是不是太严 了，在很挤的板里这是做不到的，加电容也很难做到。呵，请指教。

所以经常能做到的就是打via在跨越区了
7 e/ F  `  y5 ~9 c+ W这可以起到一定的效果吧

mzsuper

日本客戶要求很嚴格的！他們情愿多花錢也要好品質！

northji

allen,那如果SINGAL到GND 和SINGAL到POWER的距离是一样的呢？那是以哪个做为参考层呢

r_agreement

这种我觉得明显得看什么信号了嘛，就像楼上几位高手说的，“日本板子”，为啥有位大哥说日本美要求改版，因为在不影响质量得情况下，日本人为啥要改版啊，跨了普通I2C信号人家估计鸟都不鸟，这要看要求看具体实际问题的

wdckill

有一层地做参考,影响不大!