EDA365电子工程师网

标题: XILINX FPGA IBIS 模型问题 [打印本页]
作者: purplesail    时间: 2011-4-27 08:13
标题: XILINX FPGA IBIS 模型问题
最近在做有关FPGA的仿真，在ISE中约束管脚和电平后，生成IBIS模型，可是仿真时出问题，拓扑结构能够提取出来，但是仿真时提示"cycle.msm does not exist"tlsim里面内容如下：; ]  s3 M9 N0 O, E
**** Tlsim command line ****
4 R0 a+ O2 w8 K/ ?# f0 \4 ] tlsim -e 2.000000e+001 -r 0.200000 -o waveforms.sim -dl delay.dl -dst distortion.dst -log tlsim.log -ocycle cycle.msm main.spc
. S2 E% t0 O9 @4 B% Y0 e. b( B% T$ S3 A% j4 h$ Y7 r
*********************************************************
" N  C( u; n- |3 j& _7 R* W1 z   Failed To Compile SubCircuit xUHF==RECEIVER_icn_ckt 1 UHF==RECEIVER_icn_ckt
% [3 G6 c: K: L0 s  A5 g) P; Y% D" I3 G/ D) R; j3 ^1 x$ u" |
, ^0 x( ~* V5 p7 o
*********************************************************
7 F0 ~; E1 ^7 c
. w5 O& ?2 M% `- [$ s*********************************************************- n* ^# J3 T2 T5 G, S. S4 m: s
  ABORT:The Circuit is Empty  9 Y9 }) m- p/ D# A" y( f. ?2 ?

0 N0 n7 M3 Z) s2 f/ l3 A6 ^( O- S5 X8 a, {

. U" P" b  o* @( X3 Y+ i( Z4 Z6 C: W: g  S8 v/ D6 `: `+ \. E" J+ p
在audit所仿真的网络时，有错误：1 N" k! E& p# f
ERROR >>  Pin(s) with conflict between PINUSE property3 G5 b8 y; h7 C" k! X2 p$ p- v" l
          and signal_model parameter in IbisDevice pin map :& l8 T3 F, A) i/ X% s
          Pin      Component       Pin Use       Signal Model       Design# x1 X. }9 C8 X4 E, e0 [4 n% G
          ---      ---------       -------       ------------       ------: v/ f+ N' ?( e% ?" Y% j9 c
          B4          U11            NC          SPARTAN6_PINASSIGN_LVDS_33_TB_25 UHF==RECEIVER+ h3 M( a0 O9 [  q' W, O+ C  e

6 {* g& _3 |, A  K( l: M6 ]7 s3 b3 ?/ u( g
请各位大侠帮忙！！！多谢！！！
& X( b- `! |0 v  f. o& \& |8 v5 k
作者: icy88    时间: 2011-4-27 08:56
'在ISE中约束管脚和电平后，生成IBIS模型'？1 {# [" p1 @" ^
楼上用的仿真软件是什么？
作者: purplesail    时间: 2011-4-27 09:18
cadence软件
作者: icy88    时间: 2011-4-27 09:57
'在ISE中约束管脚和电平后，生成IBIS模型'这句什么意思啊，麻烦楼主将仿真过程说的详细点。
作者: purplesail    时间: 2011-4-27 10:18
好的，通常XILINX FPGA的IBIS模型是通过ISE来生成的，通过进行需要仿真的管脚分配，输入输出设置，和缓冲器的设置等约束，在ISE中生成IBIS模型。
作者: xulong431    时间: 2011-4-28 11:29
我碰到了和你一样的问题。。。。
作者: xulong431    时间: 2011-4-28 11:32
我碰到了和你一样的问题。。。。
作者: xulong431    时间: 2011-4-28 12:02
我有个实例也是用的XILINX的器件，但是我在ALLEGRO中将其指定的模型删除（NO MODEL），然后仿真时也会有波形，并没有报你提的错误，我想应该不是IBIS模型问题
作者: purplesail    时间: 2011-4-28 14:52
回复 xulong431 的帖子' e- {- G; V9 V

8 g6 ]6 N9 V6 q" V) \: X9 k没有模型，那仿真的是什么啊？这样仿真准确么？
作者: xulong431    时间: 2011-4-28 14:58
我这样做纯粹是为了问题定位，你找到这方面问题的解决方法了嘛？
作者: purplesail    时间: 2011-4-28 16:05
还没有，我觉得是FPGA的管脚和模型的管脚没有对应起来的问题，但是我不知道哪里出了问题。
作者: icy88    时间: 2011-4-28 16:40
XILINX FPGA IBIS 模型是你自己做的还是厂家给的？方便把模型发过来看下。
作者: purplesail    时间: 2011-4-28 18:07
IBIS模型使用ISE生成，厂商给的模型不能直接使用，因为FPGA的IO的使用是依据客户的，所以要自己生成。

spartan6_pinassign.rar

1.35 MB, 下载次数: 142, 下载积分: 威望 -5

作者: lianghaouestc    时间: 2011-4-28 21:52
你好  请加我   我也做xilinx FPGA仿真 也是用cadence仿真的  379805328
作者: xulong431    时间: 2011-5-23 17:50
楼主你的问题解决了吗？
作者: xulong431    时间: 2011-5-24 17:44
问题已经解决，原来是我仿真使用的brd文件名中有空格
作者: 1019317197    时间: 2012-7-14 22:50
弱弱的问一句，请问cadence可以生产IBIS模型吗，然后将IBIS模型导入ISE中仿真，可以吗？
作者: mostafanfs    时间: 2013-6-9 03:05
I need spartan6.ibs 0 m2 [1 ]$ |7 g- Z
please somebody attach
作者: 宝爱颖    时间: 2015-10-27 10:19
求大神告诉在ISE中怎么生成FPGA的ibis模型
9 @/ M, [% w+ X
作者: watermelon    时间: 2016-6-3 22:27
楼主，想请教你xilinx用ISE如何生成仿真模型，一直不会，希望可以知道一下有案例更好，谢谢
作者: chuchengyong    时间: 2018-1-15 17:14
BIS模型可视编辑，检查，验证工具
作者: caoweifeng    时间: 2018-3-15 16:50
在仿真里面找到管脚，重新添加管脚的模型



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2