1.电源太细了.png (51.33 KB, 下载次数: 1)
下载附件 保存到相册
2017-11-30 09:52 上传
2.时钟线多次跨分割了.png (26.69 KB, 下载次数: 1)
3.28v部分隔离.png (37.88 KB, 下载次数: 1)
2017-11-30 09:53 上传
4.线不要在隔离盘和分割带下过.png (37.29 KB, 下载次数: 1)
5.FPGA的MGT电阻两端未等长。.png (70.42 KB, 下载次数: 1)
2017-11-30 09:56 上传
6.二极管的极性和原理图不一致.png (137.5 KB, 下载次数: 1)
7.经过电感后的PLL电源未加粗.png (64.68 KB, 下载次数: 1)
8.软板区用45度网格铜.png (37.38 KB, 下载次数: 1)
2017-11-30 09:57 上传
9.有铜影响阻抗,有个别线重叠。.png (43.27 KB, 下载次数: 1)
10.ESD器件靠近接口放置.png (182.3 KB, 下载次数: 0)
2017-11-30 10:00 上传
11.电源VIA没用上.png (185.58 KB, 下载次数: 0)
2017-11-30 10:01 上传
EDA365QA 发表于 2017-11-30 09:57 + c- B, s# ^, ^4 w8.软板区用45度网格铜