紧急求助:DDR3的布线长度要求？

chuxuepcb

+ r! `0 k8 K  d- u8 S
) g  F! d) y0 T  ~我有个DDR3的板子 只有一片DDR3，走的菊花链。时钟线长度1570mil，请问我走数据线范围1550~1590mil，地址控制线范围1920~1970mil,   DDR3能跑到1G吗？我们要求起码跑到800M。请各位大虾赶紧回复，谢谢！

chuxuepcb

jimmy 发表于 2014-1-18 15:41
因为在时序范围内呀

只有一片DDR3的时候，高八位一组、低八位一组，高八位组内等长，低八位组内等长对吗，高八位和低八位在等长方面有关系吗？？我看到您的书里面是这样分组的。

jimmy

chuxuepcb 发表于 2014-1-17 14:54
没超过600mil 就不需要走等长的吗？不太懂

9 L" w* q; x& r因为在时序范围内呀

chuxuepcb

没超过600mil 就不需要走等长的吗？不太懂

与你同行

期待中！

jimmy

没看到PCB，从你的设计规则上看数据线还需缩短至25mil的误差。
8 d6 S- P  T9 o- f! V* o4 n推荐：1550-1570

dhgchina

对DDRIII lane组内等长为5mil、不同lane组内等长为100mil、地址、控制、时钟线（菊花链结构）的等长范围为20mil，时钟和数据没有严格的要求，所有差分线的等长范围为2mil。
& ~3 v1 i( e- r. T, c等长满足3W原则，时钟4W;

chuxuepcb

jimmy 发表于 2013-1-15 09:42
$ @: ^5 {* f# v/ `3 X没看到PCB，从你的设计规则上看数据线还需缩短至25mil的误差。
推荐：1550-1570

1 @0 C. e5 K0 V3 Q0 e' u) E请问按您说的改正后，其他线的长度还要调整吗？控制线和地址线较长

chuxuepcb

chuxuepcb 发表于 2013-2-5 15:05
6 M2 g& a- G% @6 Z* n; y" t7 Q请问按您说的改正后，其他线的长度还要调整吗？控制线和地址线较长

. S) k7 [8 A7 M: d2 }地址控制线一组  ，  时钟和数据线一组  ，  此2组线满足同组间等长就可以了，不同组间没有严格要求。能这么理解吗？

lcfcl

谢谢分享

rx_78gp02a

数据尽量短，ddr3对时钟和数据没有长度关系。

mishuangxi

chuxuepcb 发表于 2013-2-5 17:02
地址控制线一组  ，  时钟和数据线一组  ，  此2组线满足同组间等长就可以了，不同组间没有严格要求。能这 ...

地址线，控制线，时钟线及其它的线为一组,此组线满足同组间等长,误差为+/-50mil

chuxuepcb

rx_78gp02a 发表于 2013-2-13 23:01
数据尽量短，ddr3对时钟和数据没有长度关系。

那时钟 、地址线、 控制线有什么关系？

chuxuepcb

jimmy 发表于 2013-1-15 09:42
, L- Q2 E  R' x$ H没看到PCB，从你的设计规则上看数据线还需缩短至25mil的误差。
推荐：1550-1570

1 l: S7 K  U. z! i! Z0 G: X我还有个板子一颗DDR3菊花链式，芯片向DDR3出线都是在顶层，接近DDR时会有打孔换层（都是地址线和控制线，数据线没有换层），统计了一下，数据线最长的是1276mil，我等长数据线为1256-1276，CLOCK差分线1455，地址、控制线最长的是2145最短的是1500，还没走等长，我看长度差很多啊，不知道怎么控制误差，请指教。

jimmy

chuxuepcb 发表于 2013-3-28 10:39
我还有个板子一颗DDR3菊花链式，芯片向DDR3出线都是在顶层，接近DDR时会有打孔换层（都是地址线和控制线， ...

+ W) }) ]; K( b; }0 V数据线最长的是1276mil，我等长数据线为1256-1276，CLOCK差分线1455，地址、控制线最长的是2145最短的是1500

3 V1 ?# [' b( v按以下数据进行：
6 I: {8 M) {, j" i! @8 J: e6 C" A  p
6 f7 {& E; P" U4 E数据线1256-1276
, G$ O. Z/ c' [
# ^. H* E+ U, q, z8 h0 o时钟差1455
8 U, i; ^) O5 J8 o0 a
- J" u4 M( j! ^6 H- I  C( p" s( J地址、控制线最长：1800-2145

chuxuepcb

jimmy 发表于 2013-3-28 12:13
9 P3 C/ Z* {# B/ W7 Y) M) F数据线最长的是1276mil，我等长数据线为1256-1276，CLOCK差分线1455，地址、控制线最长的是2145最短的是1 ...

8 u4 J) `( j* r4 [# T) Q非常感谢！另外，我看到有的网上说CLOCK和地址线控制线等长，对吗？

rose_333

呵呵，我们也是只一个DDR3，没有走等长。因为最长的走线也没有超过600MIL。

慕小北

rose_333 发表于 2013-3-28 14:36
呵呵，我们也是只一个DDR3，没有走等长。因为最长的走线也没有超过600MIL。

感觉有些线一头细一头粗的，这样不好吧？