Altium Designer与Cadence软件的PCB实现相互转换

cc389518

( O& w5 ?) U: R% H9 O将cadence allegro的brd文件导入AD中有2种方法：
" L! I: P+ c( d) T9 [4 I
3 D! k/ l5 I% |. z" q6 `  H1。直接转换。AD summer 08 or winter 09已提供之间import的功能了。

' m$ B: W. r+ E具体操作见Altium公司主页的Allegro importer流程：http://www.altium.com/products/altium-designer/features/summer08.cfm#
3 N! `9 p' ?: P; y, u( l
PS:AD summer 08以下版本不支持导入allegro的brd文件，但是支持导入orcad layout的max文件；但同为cadence的产品，不能导入allegro layout的brd文件。

  Z" M4 G  P8 F* _) z  s" r2。对于低版本的中Altium Designer，Allegro PCB（brd文件）需要通过其他一些途径实现，以Altium Designer 6.6为例介绍将Allegro的brd板子导入AD中。

基本思想是用CAM文件，具体步骤：

1、从Allegro PCB Editor中导出Gerber文件和IPC网表文件（不要IPC网表也可以，不过那样导入的PCB网络名是AD随机命名的）。也可以导出ODB++文件（可能还是需要IPC网表），我觉得这个比Gerber方便。Allegro需要安装第三方软件才能输出ODB++，这个在导出时会提示下载的（软件是free的）。

# H/ \) A( ?4 M$ @7 C. t7 m4 i9 K2、在AD中新建一个CAM文件。
( |% f1 c2 c2 n# c2 ?( C( c, u
3、通过AD的File/Import导入Allegro输出的Gerber/ODB++，（可选）通过File/Import/Net List导入IPC网表。
8 o1 Q8 u1 w0 P; `7 L  f
4、使用Tool/Netlist/Extract提取导入的Gerber/ODB++的网络（将相连的Track视为同一网络，网络名随机生成）。

5、（可选）通过File Import/NetList导入IPC网表。如果3中已导入，忽略本步。
  e' u, h" x  }" B. w
6、通过Tool/NetList/Campare将Extrat的网表和IPC网表进行比较，从而将网络（大部分）命名为Allegro中原来的网络名。

7 `2 d% X. @  |# s7 a+ Z5 w2 F7、通过File/Export/Export to PCB，将CAM文件导出到PCB。至此基本完成了导入功能，但是所有的元件已经分解成了Pad，overlay上的Designator也已经不再是Text型。

" z+ j, z8 c7 Y, h8 q$ ~& C  A: E  S8、元件的“恢复”：选中一个元件的所有primitive，将其作为一个Union，然后使用准备好的封装进行替换。这个可能比较费时了:-)其实也可以不准备封装，直接选中一个元件的所有primitive，复制到PCB library的新建空元件中，就制成了一个和原来一样的封装了。
2 R' j  `* L; s" e  x
( [" `7 a4 ^+ U0 x2 o3 C# R9、也可以这样恢复元件：建一个不包括任务元素的PCB封装，放置到要恢复的元件附近，然后将元件的primitive加入到这个元件中（右键菜单中找）。
# n, [6 _) V+ U& g9 _5 h
- T, q, P! a2 t/ M% b  k, N7 R总结：通过1-7步可以完成在Altium Designer中打开Allegro的brd文件，也可以用来提取Allegro的封装，通过手动元件恢复，可以重建原brd文件。

2 O: G9 L5 @# y! Q" S4 t4 GP.S.：也可以通过从Gerber和ODB++等CAM文件中Reverse Engine出PCB来，但是需要自己重新命名AD中对应的封装或重新导入封装。


. A+ u5 W2 j5 @# I如何快速积累PCB设计经验？
5 N/ D" C- f. s! ~
6 [; l3 d0 D' @. P8 L$ [1.学习SI,PI,EMC设计的基本原理
5 Y$ f  ~9 B/ s, [
2.向高手学，而不是老手学。高手和老手不是一个概念，高手通常是有扎实的基础理论，在实践中总结出适合自己的经验。而老手只不过是理论的验证者，重复工作的经验之家。
% c4 H3 _* h+ s. }, i
- N- V' n' \" O5 F! S/ ]# W3.仔细分析学到的经验做法，对错与否，经验的设计适用范围等。
/ T4 Z7 C, T  P2 n( _
9 O+ X& X5 F) [7 s5 O4.设计中仿真得到一个预期的性能目标。仿真不能解决一切问题，但是仿真可以帮助我们快速积累正确的经验，缩短开发周期。

5.后期测试，对比仿真结果，哪些问题或者设计目标达到了预期的结果，哪些没达到预期的结果。为什么？涉及到的其他缺陷没考虑到，分析深层次的原因，及时总结记录。

# X! E# B4 t( Y5 {& \6.下一次设计把积累的经验用上，重复这一过程，再测试，验证以前的问题是否解决，还有什么没解决的足够好，为什么？分析再积累，做到每板均有提高！


硬件设计流程
! @1 X/ r3 J, w) ]& E
! s3 u! v( N" C5 C2 f& k原理图逻辑功能设计，生成netlist
, `) m" j: r; P( M" X
          ↓

PCB板数据库准备板框，层叠，电源及地布局
4 W* p& X3 A, K- t0 W: a9 c
- o4 D# h% L& U1 f          ↓

3 }' H3 t# l$ V3 q5 T) ]2 Hcheck DRC,导入netlist
% ]6 E) n7 N5 T9 H2 k7 m
; O! U/ x4 R3 z/ Z$ F, M          ↓

关键器件预布局

. r& G" p: Y9 D* l          ↓
* x/ l5 e. G2 K
1 S- ~" t6 r3 B! G: i. r$ Z; r布线前仿真，解空间分析，约束设计，SI，PI仿真，设计调整

         ↓
4 S8 S" A$ d6 R1 |( V& S* h- B0 D# Q
' e$ n" w0 f- j) I8 v约束驱动空间布局，手工布局
' S; N0 q8 ]% X, a
         ↓
  r" S+ N* q2 M! a/ G0 l
# f' f  x$ x+ a5 e* U约束驱动布线，自动布线，手工拉线，可能需要调整层叠设计
; b! b+ B( f6 ]/ m' c$ G
; Z' u, ]2 F% i. i4 u$ P. m( N        ↓

0 y9 A0 a% Q3 v3 t5 E6 J; S1 f6 }. R布线后仿真
0 e+ r) s! R3 H3 O7 ^
! Z4 d7 d6 `: \9 z3 [; @        ↓
# ]8 A* ~1 `8 d( ^
  t: w3 z! r4 }6 s0 o' O3 y修改设计，布线后验证
1 c6 X% t( l3 n& t9 d4 B7 q
        ↓
6 F" g. a2 S4 P4 I" ~4 Q
; B- ~! X. U3 t5 ^/ D: L1 k设计输出，PCB板加工

        ↓

焊接，PCB功能调试，电磁及产品性能测试
# |5 I2 i$ d! `0 ~2 w2 P
思考：
8 w$ \: g) A5 J2 e/ G& m
1）是否每个芯片电源管脚周围加0.1uf电容去耦？
" E7 o7 }1 y8 |
3 H) ^9 e$ _! ^低速电路适用（保证电源完整性）
$ {( O6 L: A" A! c' L; b5 Y
PS：电容去耦的原理？去耦电容的值多大，什么类型的电容合适？放几个合适？
6 A$ Z% n) U: ]& S
/ D7 f/ C0 Y8 E5 q- P高速电路则需慎重考虑：或者由于信号上升快，去耦电容设计不对，容易引起系统不稳定（重启或死机）
7 \  M! }: @) |; G: |
( s( \& ?4 Q( {; \9 [2）33欧电阻端接方法

涉及到信号的完整性，这里需要考虑电路本身是否存在信号反射，噪声（反射量）多大？
! z9 J& [& I6 ]6 A
33欧电阻只是端接电阻的典型参考设计值，其大小与阻抗（线宽，板层叠结构，板材即介电常数）有关。所以端接电阻可能是22欧或者47欧。另外还要考虑端接电阻摆放的位置是中间段，起始端还是末端。

Aubrey

顶！

wzwang2000

好贴，支持楼主。

fxxxysh

貌似很麻烦