找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1456|回复: 11
打印 上一主题 下一主题

关于网表导入的问题

[复制链接]

21

主题

37

帖子

209

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
209
跳转到指定楼层
1#
发表于 2012-8-10 16:08 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
(---------------------------------------------------------------------). P5 n" W0 H  ], M
(                                                                     )" C) t, N& Y% y( Z  B
(    Allegro Netrev Import Logic                                      )
" g7 J3 @! A0 l! X(                                                                     )! U& }+ b* F$ f1 _
(    Drawing          : 123.brd                                       )
3 u) ~6 b" g! K! _) D: a- Q(    Software Version : 16.5P002                                      )# q, H8 x# \& B' p! f  V
(    Date/Time        : Fri Aug 10 16:05:54 2012                      )
! O5 w7 I/ \$ I9 y2 A0 c# \5 G4 r(                                                                     )
: L! `! o7 n0 i4 i' h! v(---------------------------------------------------------------------)' E4 ~8 j, U: G( H2 C
1 ^8 y. P. i7 h; Y

3 o% c& K9 J* x6 I! e! {------ Directives ------
8 P$ p* J4 J5 t) C4 v3 Y. @% Q; r1 ^. s3 c
RIPUP_ETCH FALSE;1 J2 P" X' p- }4 }9 x; f" `" H0 f1 l- {
RIPUP_DELETE_FIRST_SEGMENT FALSE;
7 J$ q- @! Z3 a8 b6 _# wRIPUP_RETAIN_BONDWIRE FALSE;
& {: t* R# J& h% I' XRIPUP_SYMBOLS ALWAYS;
( ~! s  K* w& q- O- @' B$ DMissing symbol has error FALSE;" I' d' t% E7 v9 M9 J1 v
SCHEMATIC_DIRECTORY 'G:/candence/unrouted';
" e: K5 O9 G, c8 W# n. QBOARD_DIRECTORY '';
: q* ^0 W8 [! Y! d  R+ iOLD_BOARD_NAME 'G:/candence/unrouted/123.brd';8 {# S: `  t( r& V  B1 z
NEW_BOARD_NAME 'G:/candence/unrouted/123.brd';" Y7 \% ]6 F; K
* S2 h/ _, E" k# e" A6 g0 _! c
CmdLine: netrev -$ -i G:/candence/unrouted -y 1 G:/candence/unrouted/#Taaaaaa08836.tmp
9 `% J9 I7 {& S9 X. r4 C- j0 L9 K# k0 S4 s  t
------ Preparing to read pst files ------3 D8 H  Y1 D( E1 b1 }0 {1 e
0 T( ^  b$ J( ~& i: K& N/ L

9 X: l  c* z3 d" F; K4 G- L#1   ERROR(24) File not found7 K% p: V& {2 f7 x: }
     Packager files not found  O0 }) Z) Q' s

, n2 D2 p" b- o+ b, m1 w- _" Z#2   ERROR(102) Run stopped because errors were detected# E( h: m+ G8 V
/ x6 t$ |4 E  i( \7 @
netrev run on Aug 10 16:05:54 2012
) ]+ l  s! Q* ~9 R* P: \: J7 ^6 r; E" u1 V7 Z- ]. c
   COMPILE 'logic'
5 W2 \& H3 q1 A& z* Q, Q   CHECK_PIN_NAMES OFF
- _0 L; O) ~1 E) X2 `% c   CROSS_REFERENCE OFF2 r" F" ]: O9 l6 v4 m& Q" E
   FEEDBACK OFF
8 |8 j6 ?: ~3 p4 U   INCREMENTAL OFF2 u# M8 A" f- g' R5 h% n7 L3 b
   INTERFACE_TYPE PHYSICAL; Y) \" ?' l/ v+ p# K% w
   MAX_ERRORS 5007 }  @+ K' ]$ q% {' N4 o9 `
   MERGE_MINIMUM 5
) k) {) f6 Z0 y  P9 ]0 T' k5 C* d   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'  k/ U3 u% J) p8 b4 p' E
   NET_NAME_LENGTH 24
4 }& N/ R4 X4 h6 Z7 f   OVERSIGHTS ON) p& R( @$ F8 F2 O8 Y9 b8 s  ?
   REPLACE_CHECK OFF
; b7 r% s6 ]$ D2 r8 Y* a' Y; y2 E   SINGLE_NODE_NETS ON
/ l1 p/ T8 ]# M& o   SPLIT_MINIMUM 0" ^8 o' f5 i  s+ @# m0 o
   SUPPRESS   20& g) V7 Y3 M/ z4 g! Z
   WARNINGS ON! N+ ]( c; O: q0 [9 j

! O! [3 j8 D) N  2 errors detected- Q) [  L- x2 b2 [
No oversight detected
) M! @6 u' O+ P4 l( \/ t, H No warning detected
- T* D" a; W; w3 ^" s. [. V1 u0 W( I: ~
, ~: L  p8 \& w2 G) rcpu time      0:00:19! L7 q* ?2 m: ?- i* u1 J9 A. u
elapsed time  0:00:00
7 S2 p) K& x, W) ~% S' b! y
$ ]" K7 C+ W8 p* x$ h6 W我的网表导入后出现了现在的 问题,路劲什么的都设置了,不知道怎么回事啊,急死了啊,求指点
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

39

主题

463

帖子

-1万

积分

未知游客(0)

积分
-11069
2#
发表于 2012-8-10 22:25 | 只看该作者
就是因为pcb封装文件找不到,你仔细检查下吧。

21

主题

37

帖子

209

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
209
3#
 楼主| 发表于 2012-8-13 07:33 | 只看该作者
wzwang2000 发表于 2012-8-10 22:25 3 A% B+ e/ O' u$ _; H2 s% }
就是因为pcb封装文件找不到,你仔细检查下吧。

- |6 ]: k) m& v* V4 O( H' E你好,封装路劲我已经设置了啊!

QQ截图20120813073231.png (31.26 KB, 下载次数: 0)

QQ截图20120813073231.png

QQ截图20120813073245.png (31.3 KB, 下载次数: 0)

QQ截图20120813073245.png

7

主题

76

帖子

441

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
441
4#
发表于 2012-8-13 08:58 | 只看该作者
本帖最后由 ui1 于 2012-8-13 09:01 编辑 : O8 c0 ~: u3 M0 t4 t
1 M) {- X. B1 S3 @" h# e
allegro要建立原理图对应的封装,
& i1 g: a9 a' q& \" t! e$ K. D3 }5 b8 R
仔细检查引脚, 仔细检查焊盘,
$ L' `( m  k/ N, y
9 ^0 ~2 N- T2 K  S9 b& r# h4 X) R新建一个.brd文件, 首先要把电路板板框画出来,然后再导入capture的netlist# t' I# [( i4 i7 M* W  w9 \

) N* O% G3 ?" n7 k: a" t& P; u如果封装已完成,引脚没错, 电路板板框已完成, 路径设置完成,仍出现上面的. x! U* t. J1 p* [
ERROR(24) File not found3 }+ Packager files not found
$ V; X* n8 C2 u7 [
5 P5 [$ i1 ]) y* p0 v( f那仔细检查焊盘,

21

主题

37

帖子

209

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
209
5#
 楼主| 发表于 2012-8-13 17:11 | 只看该作者
ui1 发表于 2012-8-13 08:58 / R2 k5 R5 T! [& z8 u
allegro要建立原理图对应的封装,
( d7 _, M+ p" M7 [# h3 q/ B+ f8 x- h  s/ r+ H7 {7 S
仔细检查引脚, 仔细检查焊盘,
* M! j5 g/ ~2 L- k
请问怎么检查啊,还有我的焊盘不显示网表是怎么回事啊

QQ截图20120813171121.png (7.2 KB, 下载次数: 0)

QQ截图20120813171121.png

39

主题

463

帖子

-1万

积分

未知游客(0)

积分
-11069
6#
发表于 2012-8-13 17:57 | 只看该作者
lpfzhx 发表于 2012-8-13 17:11 # R4 H4 k7 b- H4 A
请问怎么检查啊,还有我的焊盘不显示网表是怎么回事啊

5 ]% W% ?0 d8 H0 G在find选项中勾上pin、net然后鼠标指到相应的脚就可以看到你实际的pcb封装管脚是什么了。

21

主题

37

帖子

209

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
209
7#
 楼主| 发表于 2012-8-15 08:31 | 只看该作者
wzwang2000 发表于 2012-8-13 17:57 9 Y/ h% k1 w& N1 }" A1 A. a
在find选项中勾上pin、net然后鼠标指到相应的脚就可以看到你实际的pcb封装管脚是什么了。

& @2 R6 d; u- }# n# |1 `5 h# e  U不能直接在管教什么显示吗

13

主题

48

帖子

137

积分

二级会员(20)

Rank: 2Rank: 2

积分
137
8#
发表于 2012-8-15 08:44 | 只看该作者
肯定是封装的问题,路径的设置要对,而且PAD文件都要放进去

39

主题

463

帖子

-1万

积分

未知游客(0)

积分
-11069
9#
发表于 2012-8-15 11:57 | 只看该作者
lpfzhx 发表于 2012-8-15 08:31 2 V+ b$ m7 k( x6 ]
不能直接在管教什么显示吗
* ^8 ]8 r: w* I: R( _4 y) z+ _6 Z
可以啊,你要它总是显示的话,首先在原理图中生成器件时就要设置为引脚可见,然后在pcb editor中在display---color~~中去勾上器件显示就行了。

21

主题

37

帖子

209

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
209
10#
 楼主| 发表于 2012-8-15 15:51 | 只看该作者
wzwang2000 发表于 2012-8-15 11:57
" K" ]. U) \5 }- a* ^可以啊,你要它总是显示的话,首先在原理图中生成器件时就要设置为引脚可见,然后在pcb editor中在displa ...
0 ^9 J1 f/ x& i3 T" v# C  ^7 f
怎么设置啊,详细点呗,找不到啊

39

主题

463

帖子

-1万

积分

未知游客(0)

积分
-11069
11#
发表于 2012-8-17 10:22 | 只看该作者
lpfzhx 发表于 2012-8-15 15:51
. S% V, U9 {0 L0 z) @& h/ v+ R怎么设置啊,详细点呗,找不到啊

& {+ E$ V3 T& M2 u! [0 I- u1.在orcad中打开library,选择你要设置的器件,比如我设置的是AD5024,打开AD5024器件,option——part properties ,点击pin number visible 在最下面的小框内选择ture——ok。$ E* Y4 @4 A+ H2 y& S% e4 |6 J
2.然后生成网表,在allegro中导入刚才生成的网表,接着display——color/visibility——stack up 勾上pin这一栏。

1

主题

10

帖子

225

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
225
12#
发表于 2013-9-7 10:25 | 只看该作者
学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-15 06:52 , Processed in 0.064899 second(s), 35 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表