BUS仿真问题

qaf98

今天在DDR3BUS仿真遇到一个问题：
8 U: @9 \6 M% E1：DQS和data时序分析。设定如下

% f% }" C: b* m: w8 J2 S$ w
1 W5 D$ s/ e9 i' Z2：仿真后结果如下，read可以出结果，但write操作时无结果。
. ^- {+ S. |) `6 p
$ [6 I1 b& Q6 b4 z
8 I5 C1 P8 A' v# j1 _. f我看了下，我觉得应该是MODEL选择的问题。感觉很奇怪。
奇怪的地方是。U3是cpu  model选择DIFF信号WRITE时，给定了DRIVE ,RECEIVE..  ,,
4 B; J! z4 r3 D3 y& n  G但READ模式，没有给定DRIVE ,RECEIVE。
  u8 W9 |, C7 `2 V; i% M但仿真的结果反而是read可以出结果，但write操作时无结果。
. `7 I! |, O, \, |& i) n7 A晕了

qaf98

Driver 驱动端模型
ACTIVE RECEIVER  工作状态的RAM
standby receriver    非工作状态的RAM。（本例子就点到点拓扑，所以这项没有用）   
) x7 W/ ~, P, C! G0 K对data来说： U3写和读 U16时，  2,3行的模型交叉选择就OK。
& l; `+ A! J( c7 m( L) O% K但问题是 DQS写给了模型，但是读的时候，也该给个选项我来指定模型啊，可惜没有。
请大家给点意见