国内第一块公开展示的25G高速背板！

pcb007

       小道消息，兴森科技（股票代码：002436）即将在3月份CPCA期间展示自主研发的25G高速背板，硬件方案选型--PCB设计--仿真--制造--测试全部由兴森自己完成。
; K5 S! c! m1 X- ^* r       去年的CPCA他们展示了25G测试板（在论坛里搜），这次展示的是成品板了。众所周知，在信号速率达到25G时，很多10G信号时的模型建模、仿真方式、测试手段都得推倒重来，连铜箔粗糙度都得关注。据他们讲，对于25G的速率，由于仿真和实测之间的差距太大，仿真的准确性和可靠性已无法保证，在损耗和串扰这些指标上，仿真基本束手无策，真实的性能只能通过实测来获得。据说他们还能用探针台提取板子上整个通道的模型。。。。
       当前以太网速率逐步跨入100G，25G背板是众多通信厂商必须跨越的一道坎，比如像思科这样的厂商甚至已发布了100G的路由器和交换机。相信这次的展示，将会让更多关心这一速率的人了解到其中涉及的难点和挑战，同时也会给业界众多预研25G背板的厂商提供实际参考和借鉴。
8 O/ p* n  O8 K5 ~' i
25G背板全貌，完整27寸通道性能演示：
; o, Y- j% }9 u  z; u
+ M4 W% B% x1 ]; X- A
: I- W9 T% Q1 X. n) a
- b9 Q7 N0 ]5 K, J
0 V7 g  a8 E% L; f% X8 w
; {, \* [9 R5 ^  l- l; g: e20英寸最长通道：
9 i* ~: ^! Y, ]3 t

! M& j' R9 K/ x8 R: z- |& N" L' p据说数万人民币的探针：

2 q) `, G, `, ]4 X4 D
; ~4 K: }) o+ q! P这应该是国内目前最顶级的探针台了，这玩意可以很方便地提取整个通道的S参数，搭配67G的矢量网分，真是天合之作。和巨大的探针设备相比，背板显得好渺小：

& ~  t. O7 J3 J# G" U9 p
  K+ m. c0 a; w% B

25G高速无源通道的设计挑战：https://www.eda365.com/thread-58554-1-2.html
% S0 V3 H0 b( d/ U. S( g
眼图测试结果请在后续楼层中寻找，38楼有Stupid版主的补充 。。。。

2 [, g- A' {. E5 g' x& n/ D. S

stupid

Avago Technologies and Texas Instruments are among the companies at DesignCon this week with new components to drive boards and cables to higher data rates over longer distances for less power and cost. They and their competitors are gearing up to enable a next-generation of systems using 100 Gbit/s Ethernet and 10+ Gbit/s interfaces.

3 n. J& k7 p; sAvago is announcing a 25 Gbit/s serdes that can support transmissions across more than a meter of a backplane and up to five meters of copper cables. It will also demonstrate a 32 Gbit/s chip, likely aimed at next-generation Fibre Channel storage networks.

CEI-25G LR 不过才27“，Avago你也太牛啦。

3 l3 C2 z$ t" OTexas Instruments is rolling out a line of ten 12.5 Gbit/s signal conditioners that drive signals across copper cables over distances of up to 20 meters. The components aim to replace larger, more expensive and power hungry physical layer chips.

; U! ?8 ]! w! x4 ?; i8 k! t; ?密度够高，但能否替代Phy 还要观察
+ v7 P) F; M6 X4 x( v5 W& K7 S* p8 B
Both companies are using the latest process technologies and signal integrity techniques to hit new milestones. They join an industry focused on responding to the need to carry ever more data over networks while keeping a lid on power and cost.
7 R% l% t$ p, q! r! c
Many of the chip, board and cable companies at DesignCon aim to enable 100G Ethernet products that use four lanes running at 25 Gbits/s. The products set to ship late this year will provide reductions in cost, size and power compared to today’s 100GE systems that use ten 10 Gbit/s lanes.
& j) T+ v1 n5 N$ V, l
7 c8 @8 L( e  @& r* `5 B去年的DesignCon，就avago展出30Gbps SerDes，NS展出28Gbps retimer，今年好热闹。
6 N6 Y- N, l" t4 j. f$ k8 ^! Z  J) w
. v! @2 g2 d- H“The adoption of 100GE is happening much quicker than we anticipated with the rise of things like LTE networks and iPads,” said Sanjay Gajendra, a senior product manager at Texas Instruments. “We still believe mass production [of the next-gen Ethernet products] will be at the end of the year, but a few vendors will demo prototypes earlier,” he said.
8 L" C$ K- U0 k9 k. Z. {; A
. V7 X. `) X% t( h1 g5 W; }9 i“The bandwidth needs of OEMs are going up incredibly every year,” said Frank Ostojic, general manager of Avago’s ASIC group. “25G will require a system level approach and coordinated work in a close partnership among the board, chip and package suppliers--it will be a kind of chip-set approach,” he said.
" l, S( V! o6 x6 a, ]  T
Multiple networking and telecom companies are already designing ASICs that will tape out over the next several months with Avago’s long-reach 25G serdes. The chips comply with the latest 25G standards from the Optical Internetworking Forum and hit new lows in latency and power consumption, numbers that Avago is keeping under wraps.

$ l/ ]: n. `( a" v5 M6 E“You need 28 nm process technology to make this work,” said Ostojic.

$ e# w& e1 N8 ]* s& X+ U4 R1 w# sAvago’s 25G serdes, which will eventually appear in the company’s standard products, employ proprietary techniques in clocking and decision equalization feedback (DFE). Avago also is expected to demo a 100G kit that can be used to optimize designs with any vendor’s serdes including competitors such as IBM, LSI and STMicroelectronics.

Avago，你也太狂啦。
6 {8 e6 S$ e- M& A! I
TI’s signal conditioning group, formerly part of National Semiconductor, is using DesignCon to launch a line of 12.5G repeaters and retimers, saving news of its planned 25G parts for later in the year.

. O! K# X* m- p3 ]+ rThe repeater chips consume as little as 65 milliwatts driving a 10G channel; the retimers consume about 150 milliwatts. They are meant to serve board, copper or optical cable applications across a range of protocols including Ethernet, Fibre Channel and Infiniband.
( i& v# U" R& Z8 I
TI的repeater功耗够低，使用bipolar工艺。

TI uses a proprietary BiCMOS SiGe process to hit the low power figures. Algorithms on the chips measure signals and apply equalization as needed on the fly.

6 U) H2 P, S0 s3 S8 k7 O+ f) @  JThe company hopes its the signal conditioners will replace external physical-layer chips given ASICs are increasingly building in the serdes and protocol processing functions once handled by the PHYs.  OEMs can save up to 90 percent of the power and 75 percent of the board space used by the external PHYs by taking such an approach, said TI’s Gajendra.
4 n; p$ S9 l# h, D- f8 O; {: v
0 l) q( |  U0 `! i1 dThe PHY makers such as Broadcom and Marvell are likely to offer their own twists on integrated chips and different value propositions. Gajendra said they are still likely to drive greater power consumption.
6 e( Z8 ~% W& X5 W: Y
0 ^  H* ~. s# ]' E, L( tTI must also compete with other repeater and retimer vendors such as Gennum. Both companies gave demos last year at DesignCon of 25G products in the works.

Engineers are aiming for 25G products supporting 30dB loss, said Gajendra. Products demonstrated to date hit about 25 dB, he said.

pcb007

继续。。。
" i4 h0 y! Z1 w. \* I* M9 N  Q这个好像是研究STUB的？
" p2 I8 m. |- C3 h' k
( s- Q! K- w+ O3 Z# q+ N+ X
这个也是和过孔相关的，没记住是干啥的：


这个也忘了是什么了： {:soso_e127:} {:soso_e127:}
5 J! S- u. K5 `, ]! Y5 P
& Y+ ^# k! k* x: P& r6 ^, p
3 n  i6 G; E3 K( T/ N' o他们还设计了很多高端存储用的SAS阵列背板，没来得及拍，不过SAS背板只有6G速率，对他们来说没有任何难度，跟25G背板比起来，算是小菜了。
4 H* h! {: Z) \& i: g" a* g18楼精彩继续。。。。
- @' H2 l9 [0 h$ `0 s8 m' B4 g

joy_show_wb

好像很高端的样子

steven

期待图片！
; E" I1 c" A6 i7 l' C/ j我们忙不过来时会找快捷做PCB外包设计，不过没有25G这么快的速率。看好兴森快捷这种踏踏实实做事的公司，比某些动辄要“砸烂苹果”“打败苹果”口号喊得整天响的公司务实多了，听说论坛的Jimmy版主也是兴森快捷的哦。

yuxuan51

对于铜箔粗糙度和玻纤效应带来的损耗影响无法正确的仿真是因为仿真软件暂时还无法支持高精确的建模，像铜箔粗糙度之类的现在的仿真软件（HFSS ADS之类）可能只能给一个齿高的RMS值，这个在高粗糙度高频段显然和实际情况差的比较多。随着仿真软件的发展估计情况会慢慢改善

zuoyamvp

看看，找找差距

beyondoptic

yuxuan51 发表于 2012-2-15 22:45
对于铜箔粗糙度和玻纤效应带来的损耗影响无法正确的仿真是因为仿真软件暂时还无法支持高精确的建模，像铜箔 ...

* j% v5 ~" A* y+ W) V; N. f一般在多高的频段应该考虑表面粗糙度？表面粗糙度带来的影响最恶例能有多大的影响

yuxuan51

3 I9 L' E5 `/ o1 s! g% G$ P! U

beyondoptic 发表于 2012-2-18 10:08
4 B; T+ m% H4 o* `) O2 x( R" T3 e/ J一般在多高的频段应该考虑表面粗糙度？表面粗糙度带来的影响最恶例能有多大的影响

需要考虑的时候就要考虑了，和你整个通道的spec要求有关。当通道的实测和仿真的结果偏差较大时可以关注下这方面的因素，当然还有电介质的玻纤效应。你先去看看鲨鱼推荐的那本书，里面会有些说明

yuxuan51

beyondoptic 发表于 2012-2-18 10:08
一般在多高的频段应该考虑表面粗糙度？表面粗糙度带来的影响最恶例能有多大的影响

当趋肤效应的深度和粗糙度齿高相当时就应该需要考虑了，这个可以算出来对应的频率值。只不过现在仿真软件的模型只能是简单的均方根数值，粗超度大于2-3um的时候这种模型的精确度就不太准确。你也可以和stupid交流一下，他对这个肯定经验很丰富，我就不班门弄斧了，呵呵。

pcb007

在兴森快捷的高速实验室里，还发现了很多有意思的板，他们说都是做基础研究用的。
% @3 r  @* Y4 M: |: ~; p- u8 e
研究不同的等长绕线的区别：


" `  S9 j, j% [+ ?" G* F# J其中一组等长绕线细节：
: F6 ~% k& T- }
/ f% x9 ~/ n- S% w
- K  Q! a" L! A全貌：

: d# P, R  n) H; o" A$ A% h* {
这两种等长绕线方式又有什么区别呢？

0 X/ y& T6 V6 y6 T9 T) g
10G信号设计应该用什么样的过孔呢，这种研究对仿真最有用了：
+ H& Y# r3 ^4 a3 M5 c; p
: G: B' S4 ?% `8 {5 `2 l* @/ {( ]
。。。
. E) P% i2 J5 Y5 C

pcb007

继续。。。
不同“包地”方式的影响：


- `$ s% d, H9 ^2 I直角布线和圆弧布线的影响：
$ ^& S: ~" ?# L6 h

还有极端的锐角情况，激动了一下，手抖了：
' f% `7 C. A9 F2 C% M# U
. {( c2 H: y4 S) d& A
这个是研究布线拓扑结构吗？记不太清了。
: S/ M( a- L  ?1 z$ P/ g
! \& u& F% y" E  F, F/ L
研究回流地的影响：

: i1 W4 N6 t* M+ O1 V13楼精彩继续。。。

yuxuan51

LZ多上几张图嘛，太少了看的不过瘾

beyondoptic

yuxuan51 发表于 2012-2-19 14:19
0 h# |7 d; q2 P. `$ |' i6 DLZ多上几张图嘛，太少了看的不过瘾

' p5 X  p, X) C& D. o更重要的能上测试图啦。{:soso_e102:}
3 K$ T' b2 E1 U$ s6 F不过这个似乎太奢侈啦
哈哈。
$ _8 K7 l: C% `$ p% H8 o+ H

pcb007

3 q4 ?* R  R/ \4 X$ R# s( w楼上的，要相信奇迹，正在联系Stupid版主弄张眼图上来。。。。

pcb007

0 W$ l; r7 m# Z$ G3 X& l' G
7 r8 [' V5 ^7 g" a- `1 ?      兴森快捷一直是PCB样板行业的龙头老大，业界知名度很高，他们有自己的客户群，所以很少宣传，如果你是他们的客户，不要犹豫，强烈建议你去参观一下他们的高速实验室，还有很多新奇的东西，绝对值得一看，他们热设计的实验室也正在筹建中。他们的CAD事业部这几年发展速度很快，目前应该是国内除华为、中兴外第三个拥有自己的高速实验室能进行自主研发的PCB设计团队，据说他们的PCB设计团队今年将会突破300人，他们的发展目标是在将来5-10年能达到或接近华为互连团队的技术水平，这个目标虽然很遥远，但从未来10年来看，也不是一点可能性都没有，要知道，10年前业界都很少有公司配置专职的PCB设计师岗位，谁知道10年后业界又会发生什么呢？
4 E& O" [( d( E3 v, l, f6 h      PCB layout需要研发吗？短期来看不需要，靠经验设计就行，但从长远来看，绝对需要，特别是信号速率进入10G+时代，经验已经无法解决问题了，这是非常值得业界layout工作者们思考的问题。

pcb007

发了这么多人家的图片，也帮他们做个广告：
他们目前在大量招聘研发人员，任何对SI仿真、PI仿真、测试、热分析与设计、电磁兼容、SIP设计、PCB板材与工艺、射频与微波、CUDA算法等感兴趣的，都可以跟他们联系，他们有很多研究方向，甚至还有研究超级计算机架构的，我这里有他们的联系方式，需要的话发论坛短消息给我。