找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1433|回复: 1
打印 上一主题 下一主题

SPI总线上串联电阻与串行端接

[复制链接]

41

主题

222

帖子

8388

积分

六级会员(60)

Rank: 6Rank: 6

积分
8388
跳转到指定楼层
1#
发表于 2011-12-16 18:00 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
最近在进行ESD测试时发现,板子的SPI总线上耦合了静电,结果是把CPU打死了,去掉SPI总线上串联的电阻或增加电阻的阻值,无论怎么打ESD,都不会把CPU打死,SPI总线也应该没有问题,但现在的问题是,怎么滤掉SPI总线上耦合的静电呢?或者其他对SPI的防护措施?  把电阻加到1K左右,真的不可以吗? 8 H2 {- S: Z. D% \" v
尝试过强制加上拉电阻,没有效果。ESD是水平耦合板和垂直耦合板测试!SPI总线是CPU引脚仿真的。. `+ F6 f$ j4 C

! a& Z" W5 U9 d$ G. a
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!
现在不玩命,将来命玩你!

1

主题

9

帖子

9

积分

初级新手(9)

Rank: 1

积分
9
2#
发表于 2012-2-28 17:23 | 只看该作者
很古怪啊。串联电阻一般会提高抗ESD性能。
/ B9 J* h( @3 O( {# |. d" M8 r2 q
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-10 22:38 , Processed in 0.058041 second(s), 35 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表