电巢直播8月计划

EDA365电子工程师网»技术社区 › 电子技术社区 › Allegro&Orcad PCB论坛 › 请教一个DDR布线的问题

发新帖

查看: 1309|回复: 12

上一主题

下一主题

请教一个DDR布线的问题

41 主题	120 帖子	104 积分

二级会员(20)

Rank: 2 Rank: 2

积分: 104

发消息

电梯直达

跳转到指定楼层

1^#

发表于 2011-4-6 16:58 | 只看该作者回帖奖励

回帖奖励

|倒序浏览 |阅读模式

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

全几天在论坛中下载了一篇名叫《ALLEGRO 约束规则设置步骤（以DDR为例）》文章中介绍。原话是：DDR 地址、片选及其他控制线：线宽 5mil，内部间距 15mil，外部间距 20mil，应走成菊花链状拓扑，可比 ddrclk 线长 1000－2500mil，绝对不能短。而最近了解freescale的I.MX51芯片《Interfacing mDDR and DDR2 Memories with the i.MX51》中介绍，无论地址线、数据线和控制线都必须小于等于clock length。希望有DDR经验的朋友解释一下原因，我觉得应该以freescale为准吧，毕竟是国际大公司，还有就是必须比clock length短的原因

分享到: QQ好友和群 QQ空间 腾讯微博 腾讯朋友 微信

收藏0 支持！0 反对！0

下载资料威望不够？点击查看获取威望的N种方法>>

回复

EDA365微信号及QQ群号！

41 主题	120 帖子	104 积分

二级会员(20)

Rank: 2 Rank: 2

积分: 104

发消息

2^#

楼主| 发表于 2011-4-7 09:20 | 只看该作者

顶起来

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

67 主题	308 帖子	4704 积分

五级会员(50)

Rank: 5

积分: 4704

发消息

3^#

发表于 2011-4-7 09:21 | 只看该作者

帮顶

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

26 主题	719 帖子	-1万积分

未知游客(0)

积分: -11783

发消息

4^#

发表于 2011-4-7 09:25 | 只看该作者

之前都是按时钟线最短来走的，还真没看到过freescale的文档，请有过经验的讲解一下吧，谢谢！

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

26 主题	719 帖子	-1万积分

未知游客(0)

积分: -11783

发消息

5^#

发表于 2011-4-7 09:26 | 只看该作者

顶！！！！！！！！！！！！！！！！！

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

zhangsenzhixing

18 主题	196 帖子	1909 积分

四级会员(40)

Rank: 4 Rank: 4 Rank: 4 Rank: 4

积分: 1909

发消息

6^#

发表于 2011-4-7 09:50 | 只看该作者

其实主要看CPU了每一个CPU的设计规范是不一样的！有的是时钟最长有的是时钟可以比地址短点，建议你做的不管是哪个CPU，都找下该芯片的设计要求看下那上面是怎么写的如果没有的话呵呵我一般做的是数据地址时钟一样长，虽说那样太严格了，但是可以通用所有板吧

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

41 主题	120 帖子	104 积分

二级会员(20)

Rank: 2 Rank: 2

积分: 104

发消息

7^#

楼主| 发表于 2011-4-8 10:08 | 只看该作者

回复 zhangsenzhixing 的帖子

我觉得还是应该按照freescale的资料来布线，不能按照大众的经验来，还是非常感谢您的回答

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

0 主题	33 帖子	-8984 积分

未知游客(0)

积分: -8984

发消息

8^#

发表于 2011-4-8 17:41 | 只看该作者

简单来说·CLK应该是最长的·控制线次之··CLK跟控制线·数据线·地址线·都是有关系的·

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

0 主题	71 帖子	100 积分

二级会员(20)

Rank: 2 Rank: 2

积分: 100

发消息

9^#

发表于 2011-4-13 15:02 | 只看该作者

谢谢分享，学到知识了。

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

12 主题	114 帖子	1443 积分

四级会员(40)

Rank: 4 Rank: 4 Rank: 4 Rank: 4

积分: 1443

发消息

10^#

发表于 2011-4-14 10:31 | 只看该作者

是时钟线最长的，一般来说数据小于控制地址小于时钟，这样一个顺序

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

26 主题	719 帖子	-1万积分

未知游客(0)

积分: -11783

发消息

11^#

发表于 2011-4-14 10:40 | 只看该作者

10楼的兄弟，请问你在哪看到这样的长度顺序？
拿TI的6437来说吧，如果像你说的，我做的是时钟线小于数据小于地址，这样子会有问题，但实际上是可以用的。

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

26 主题	719 帖子	-1万积分

未知游客(0)

积分: -11783

发消息

12^#

发表于 2011-4-14 10:41 | 只看该作者

我觉得还是6楼说的对，应该看具体CPU/DSP/FPGA的设计要求来设置约束；

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

31 主题	92 帖子	557 积分

三级会员(30)

Rank: 3 Rank: 3 Rank: 3

积分: 557

发消息

13^#

发表于 2011-4-15 13:51 | 只看该作者

呵呵,51的线我布好,目前在调试中

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

发新帖

推荐内容 /1

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-14 13:04 , Processed in 0.063346 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表