找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1561|回复: 3
打印 上一主题 下一主题

做FPGA上板测试时候很难定位问题,大家怎么解决的?

[复制链接]

47

主题

165

帖子

2803

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2803
跳转到指定楼层
1#
发表于 2010-2-22 11:22 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
如果仿真做的不全,在FPGA上板测试的时候问题很难解决,大家是怎么做的呢?是不是先花很多时间搭建仿真环境,做足了仿真才上板测试,还是直接上板测试?一般开发一款FPGA需要几个人,一个人就可以了吗?
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

21

主题

120

帖子

1301

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1301
2#
发表于 2010-2-24 16:38 | 只看该作者
都有相应的在线调试工具的,我是用XILINX的,所以有CHIPSCOPE这个工具,可以看见你RTL代码中的几乎所有的线网和寄存器.
1 t& v, w5 _9 U% K还有,用仔细用Modelsim做功能仿真很重要的,如果仿真做的好,调试的时候,基本上不用怀疑FPGA会不正常,而是去检查其他与FPGA相连的器件或
7 A1 v" X7 H" r" l* x$ _# a" `PCB的问题.
7 c7 q6 [# D7 l, K一般一个50万门以下的设计是一个人是能胜任的,如果用FPGA使用软核跑嵌入式,那么再大的FPGA都不成问题,设计的主要焦点编程写C语言了

47

主题

165

帖子

2803

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2803
3#
 楼主| 发表于 2010-2-25 11:44 | 只看该作者
多谢了

74

主题

290

帖子

3379

积分

五级会员(50)

忠实粉丝

Rank: 5

积分
3379
4#
发表于 2010-2-26 09:37 | 只看该作者
本帖最后由 51video 于 2010-2-26 09:49 编辑
- \2 J5 P# ^1 o! D6 ]# l- x& v& K
建议先仿真,再上板子调,仿真都不过,调试肯定不可能过了。
( ?: p! Z  W( V( B
7 R2 R# S9 s: t) g, L8 B楼上的介绍了XILINX的,我是用ALTERA的,我也来说说ALTERA的,
- P5 i0 F+ z) Y) V3 v* A, x硬debug这事情比较灵活,方法较多,可以在硬件设计时候多拉几个测试点,然后用逻辑分析仪等进行验证;7 {$ l2 L: k" T! L* W5 ^, x) R
或者软debug方面,ALTERA的singnalTap II蛮不错的,如果深入点,可以使用vitrualJTAG这个IP核进行负复杂的验证
/ }7 \& J& f& }9 e; @+ P一般稍复杂的项目,都有好几名工程师共同维护,顶层模块由经验丰富的工程师来设计、划分
踏实的走好每一步,每一天
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-10-24 04:35 , Processed in 0.055110 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表