请问如何给FPGA器件的具体引脚附加模型？

icedsunx

小弟初学Allegro SI。现想仿真XILINX V5的GTP特性。请问如何给器件的某一确定引脚附加 电平模型？
4 a6 N$ i3 x0 s+ F% q3 z4 Q  n主要是有一点想不明白：器件上的引脚编号为A1,A2,A3……AW1,AW2……AW34；但xilinx提供的IBIS模型中的定义为：
|************************************************************************
. I7 C! S) O! P; a& m# F- g5 Y|                           Component VIRTEX-5
|************************************************************************
% s. u; N- N+ M8 _( B5 R, f; p|
, H9 D, K9 z8 L2 ~[Component]      VIRTEX-5
[Manufacturer]   Xilinx Inc.
+ o  [. e! B0 i, u+ C3 u[Package]
1 I# X  [% e0 \3 b$ V|FF1136
|variable        typ               min                  max
* @/ D8 M2 p2 L6 g+ R  Q; _1 O& }R_pkg           331.37m             22.22m            1036.83m
L_pkg             3.70nH             0.52nH             10.16nH
. y$ w% d8 h/ J8 B$ u. r1 V: XC_pkg             2.22pF             0.91pF              5.00pF

/ ~1 f2 I4 ]8 \' Q[Pin]  signal_name          model_name           R_pin     L_pin     C_pin
9 V0 U) U# `, ^. a  FPGND   GND                  GND
/ V: X  y. |  s) y( NVCCO   VCCO                 POWER
|  model selector
* F+ U1 D# m& I& c; g. l1       GTL             GTL
1 R: l6 @. e7 ~" q4 T+ {6 s2       GTLP            GTLP
" K: A: p( |4 l3 O; y3       HSTL_I_12       HSTL_I_12
3 H/ @3 j& O8 F" @7 @9 x( k1 B4       HSTL_I          HSTL_I
# d& [* d, A# }7 @5       HSTL_I_18       HSTL_I_18
8 O2 n) p7 A2 w6       HSTL_II         HSTL_II
0 h! ?, Q% d0 x7       HSTL_II_18      HSTL_II_18
" f# a+ K7 R+ T+ g5 h8       HSTL_III        HSTL_III
8 j% D* {/ w/ I3 E8 ]" G9       HSTL_III_18     HSTL_III_18
10      HSTL_IV         HSTL_IV
11      HSTL_IV_18      HSTL_IV_18
12      SSTL18_I        SSTL18_I
13      SSTL2_I         SSTL2_I
. l  L* D& Y0 `: M& D% i14      SSTL18_II       SSTL18_II
% E/ `7 _2 A  y- D2 n8 l15      SSTL2_II        SSTL2_II
; g9 M5 C  p1 ?4 ~) b" S2 \8 e! a|
|  Differential HSTL
|
16P   DIFF_HSTL_I_P           HSTL_I
16N   DIFF_HSTL_I_N           HSTL_I
) s) ]1 c7 M9 ]…………
" {8 p$ b, U9 ~/ H  p7 N…………
, w1 g% t; g; @[Diff Pin]   inv_pin    vdiff   tdelay_typ   tdelay_min   tdelay_max
|
16P           16N         200mV       0            0            0
17P           17N         200mV       0            0            0
; ?5 @6 o6 x# j9 _3 z. u/ e18P           18N         200mV       0            0            0
19P           19N         200mV       0            0            0
|
20P           20N         250mV       0            0            0
% {! R! [! s2 d- j. ?+ `21P           21N         250mV       0            0            0
& C" d8 b- u( X22P           22N         310mV       0            0            0
23P           23N         310mV       0            0            0
|
132P          132N        200mV       0            0            0
$ x4 s  f0 V  U- K! ~133P          133N        200mV       0            0            0
- f9 I) [% r) \6 w) j1 d134P          134N        200mV       0            0            0
8 X5 h! g8 u  G) N9 F& {135P          135N        200mV       0            0            0
…………

forevercgh

pin number要自己修改

袁荣盛

如果不想修改的话
  L# b% r  y5 h% _. v$ {  j可以先不分配model
采用默认模型
# @! B# @5 E$ C) O) a3 {然后再SixP里对Model进行修改