|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
上期话题5 A. a r1 Y9 G! t x+ [8 Z8 {
一个等时不等长的DDR
+ D( {1 G( }! ?: k0 O# ^【文：刘为霞】" |" U. L4 y! U- f. A$ T `) k
! W2 ?5 z/ [! j" C' Z- Y
（戳标题，即可查看上期文章回顾）5 {& z# w( v) ?$ j+ R, |% x
问答大家在DDR设计中，遇到过什么样有意思的等长要求呢？1 [ T1 F! w+ V
这次的问题是开放式，主要分享一下大家对于DDR设计的看法。看了大家的回答，看来对于DDR设计有很多的心得，同时对于等长要求有很多心酸。等长的实际目标是等时，如果不是以这个为前提的绕等长，都是在浪费时间，对于一些不合理的等长要求，有时候不仅浪费时间，还可能影响信号质量，这种情况大家一定要合理处理等长。在以前，拓扑还不是很复杂的时候，等长的要求是比较宽松的，大家按照业内的大概要求也就没有问题，但是到现在，很多复杂的拓扑，就导致时序情况比较复杂，此时的等长要求就会比较严格，这是无可厚非的。小编绕等长的时候也遇到过这种情况，地址控制线表底贴+fly-by结构，时钟是单纯的fly-by结构，这样就导致了时钟跑的比数据线快，这种情况下就需要单独绕长时钟，结果总的时钟长度比地址长1500mil。2 [/ ?- P) X. @0 n
l6 H, V: d! @
7 }% X6 v1 g7 O1 D（以下内容选自部分网友答题）
! k. ~3 d, ?$ ~ T. ~( s5 o5 Q1.要求过孔的位置一样，2,地址控制信号要求比时钟只能短，3,还有的ddr要求，同组信号，拉等长既弧形变化的长度位置要一样
- m8 R* m) }/ {' Q' X6 ]@ moody4 b; h4 k- ~6 ^& e$ @5 [
评分：3分
7 @2 Y5 E: K& y/ C等长要求10mil或者5mil，让工程师慢慢绕
% C5 p: ^: H1 c! j" ^@ 两处闲愁; k0 L. l. ~) x1 `8 V$ F
评分：3分# G8 }3 @& r4 ?0 r3 {
控制信号组：时钟使能和片选两种信号仍需要有一个完整的地平面和电源平面作参考。串联匹配电阻RS值为033 Ω，并联匹配终端电阻RT值为2568 Ω。
1 K8 f% Y, `! l
3 P0 l) S. Q3 B$ |地址和命令信号组：保持完整的地和电源平面。特征阻抗控制在5060 Ω。信号组与其他非DDR信号间距至少保持在20 mil以上。组内信号应该与DDR时钟线长度匹配，差距至少控制在25 mil内。- O) f8 J% s. ~# m
/ Y7 V! U- N% Z
数据信号组：以地平面为参考，给信号回路提供完整的地平面。特征阻抗控制在5060 Ω。与其他非DDR信号间距至少隔离20 mil。长度匹配按字节通道为单位进行设置，每字节通道内数据信号DQ、数据选通DQS和数据屏蔽信号DM长度差控制在±25 mil内，不同字节通道的信号长度差应控制在1000 mil内。与相匹配的DM和DQS串联匹配电阻RS值为033 Ω，并联匹配终端电阻RT值为2568Ω。 9 J D3 S1 ]& m1 G, M
@ 龍鳳呈祥
5 l0 G2 N! d7 H7 f5 c' N1 Y" U评分：3分
- N( g4 O2 a/ u, i看到文章的案例，我也遇过类似的情况。“什么事T型拓扑？”拿到DDR板1拖4的画图任务，我满是疑惑的请教硬件员，他在纸上画出关系图，认真给我讲起“主干、分支、毛支”的平衡和要求，每类信号在各级关系上互相等长。还是不放心，又发来芯片资料和DDR2文档让我学习下。忙活几天后来到DDR环节，才发现“主干1=主干2=等等”“分支1=分支2=等等”是多么机械枯燥的事情，因为我和软件都没有Tnet和虚拟过孔的概念。在过孔元件的帮助下，在画图软件和Excel不停切换中完成全部等长和板初稿。信心满满得给硬件员查看，期待关键点能顺利通过。“控制芯片的资料怎么不看一下，时序一节有写信号在芯片内部延时长度，画图时要考虑到各自的信号中。”完了，要重画。倒吸一口甘甜的空气，半响后暗自庆幸：还好只属于主干部分。(印象深刻，在20180618期文章“如烟的等长”讨论中也用过类似案例)。
+ ]- d2 ?/ h) p* M/ G/ M@ 山水江南% Y8 a- ~5 S/ `5 R/ O
评分：3分% j# x) ]7 e0 l" F- t
数据线最大长度尽量不超过1800mil，组内长度误差范围控制在+/-5mil。DQS与时钟线无长度误差要求。数据线、地址（控制）线、时钟线组间间距保持15mil以上或至少3W。DDR信号距离相应参考面边沿至少30-40mil。 0 L0 p; S: Y/ z: S/ }1 `( U
@ Zero
( L3 m* d2 r9 \评分：3分
5 m( A M7 `- l) S9 h4 y% V: w k1.不仅要计算走线延时，还要求计算pin的暂时。2.领导要求不仅分段等长，还要求总长度等长。
8 N4 \# f" p+ \' X0 g: z" S* e/ B@ 涌, z# T1 }. D# c0 Y h
评分：3分9 ]' S% t; a) ]3 p0 p, u' Y
遇到一些神奇的要求，比如：1,地址控制信号要求比时钟只能短，（在一定范围内）绝对不能比时钟长；2,还有的ddr要求，同组信号，走在同一层，过孔数量要求一样多；
1 ~2 u3 j" @9 T; \( B0 {@ Ben% j2 a" o, F* S3 g+ }+ ~ ?
评分：3分
2 J1 G3 F. k" @ C' e, r+ K做等长的目的就是时序满足设计要求，设计中需要考虑器件本身的特点，走线长度，过孔，叠层等方面的影响，一句话高速设计不容易。
8 @( e, U7 _% F/ y@ 雕翎
! c* u5 \0 u2 y' C& E( j评分：3分+ B7 o% A( }) Y# B3 H! H) D) M/ L, a) M
等长是为时序服务的，时序不满足时，要求咋等长就咋等长呗。不仅要等长，还被要求过分段等长，过孔完全一致等。绕等长时要考虑可生产可加工性，提前考虑预留蚀刻补偿的间距啥的。
) |8 i: \( g3 `* e. k@ 杆' ^( L: Q# N7 j: ^3 f8 o/ o
评分：3分& a8 l2 j$ }3 `
, |' x9 P' e2 ]8 [
C, }1 U% a. e x
更多精彩留言，请点击左下角原文阅读~) ~8 ?3 c- j! F5 E9 h1 I$ F" P
![]() 查看我的积分，回复关键词“2019积分”；2 n! ~& n! c: S* |6 J
看看我能兑换什么礼物，回复关键词“积分商城”；- D9 G9 L5 z5 p$ ^8 S0 Q
- m7 G5 V2 _: c" K
9 X0 p' s' C% \# W2 {7 L6 j% N* }7 M4 {
6 b3 T. _5 ^& Z+ l9 X% _) }
————你可能错过的往期干货————/ { S& Y9 ]- `, a; ~2 I
( f( A% q6 b2 b S2 G% N
![]() 一个等时不等长的DDR
, o% x: H) h9 A! O% T![]() 宝藏文，高速先生所有原创技术文章，戳戳戳！
1 c6 L2 n+ n- y' Z' R
& O" k+ _6 k& ?5 y0 ?( T% d6 e1 `7 }6 _1 g
![]() |
|
/1 
发表于 2019-9-27 15:12
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！