没有测试的人生不完美

admin

微信公众号 | 高速先生
3 H7 J! Z- {5 |8 J1 O文 | 刘丽娟
% X- _/ z2 _$ e. o有产品就会有测试，无论是做整机的可靠性测试、EMC测试，还是做单板的SI测试、PI测试；无论是为了解决问题而做Debug测试，还是为了过认证而做的一致性测试。就算你经验值、理论值爆表，也不敢空口白牙或者靠刷脸就能让人凭空出测试结果呀。
" j2 v4 P: W& z: Q# U
% c+ D! T. {0 h8 D% G# ]
5 c3 q! e, j. U3 z0 H3 q
+ A5 E) q3 B' X8 M9 A+ C既然所有的产品都绕不开测试，我们就聊聊测试，当然也就得聊聊测试仪器。小编十多年的职业生涯的前三年是整天与仪器为伴，用各种示波器测各式各样的信号波形、眼图、时序；用TDR测阻抗；用矢网网络分析仪测S参数；就是专门给人挑刺儿，招人恨的日子。
示波器是个好东西，通过示波器，我们才可以真真切切地看到各种现象——时域的真实存在。好的信号波形长得都差不多；差的信号波形，那差起来就奇形怪状、各有各的丑。此时就需要做Debug了，经验丰富的工程师Debug起来快准稳，但是经验是个很玄的东西，靠个人领悟，如何让别人也能透过现象看本质？所以后来矢量网络分析仪（简称矢网、网分）慢慢起来了。通过示波器看到的是该问题的时域的表征，通过矢网我们能看到问题的频域状况。


当客户能够把波形发给我，相对来说都比较容易Debug；难的是客户只有一句话“反正就是板子跑不来，我们没有测试仪器，也不知道怎么测”。这种情况，我们建议把板子拿给我，我们有仪器，我帮你测。
  Q% U& a6 o9 G4 g; J; A

6 n3 `2 c- `8 [+ m. w1 S6 k! U确定你的信号速率是多少，首先用矢网测一下时域的阻抗，看通道上的焊盘、过孔、trace的阻抗是否有问题，如果trace的阻抗不正常，通常是板厂没有控制好阻抗（当然如果是你的特殊设计为外，比如共面波导结构，而你又没有注明，这个锅就得你自己背喽）；如果过孔、焊盘阻抗不正常，那就是你的设计没做好。比如下图，我们用67GHz的矢网，测出来板子上有一段线的阻抗设计值是100ohm，本应该在90~110ohm范围内才是合格的，但是实测值发现线的阻抗在68~80ohm间。
现在信号速率越来越高，玻纤效应也被越来越多的人重视，但是你的产品跑不起来是否真的是由玻纤效应导致的？是矢网测一测就P和N之间的延时知道了。
9 `) x  }! I) E0 Y

; d, U& n5 n+ R+ u
再比如阻抗上有个很低点，从时域上推算位置，是过孔位置，把矢网转到频域上，看到在频域上有个谐振点，可以断定你的过孔漏背钻了，比如下面的测试结果，就是过孔有个65mil左右的stub。

8 h& l9 u/ c! a' Z# _) M! o
— end —

% x) w9 D# E0 a/ }1 R! U3 _3 u* ?本期提问

& b7 |& b8 C4 c8 b) S7 e从本周起，我们会花几周的时间专门聊聊测试那些事儿，大家有什么关心的话题吗？




0 j0 ^4 V9 F- U————你可能错过的往期干货————

' ~( S+ A$ @0 P4 t& t. \关于叠层设计的这一点你们一定要看
7 {% J  x( Y+ u! l- _0 o  a宝藏文，高速先生所有原创技术文章，戳戳戳！
8 g, u# F4 ]) D5 x
6 G4 v9 A$ t9 l; c- `* @
回复数字获取往期文章。（向上滑阅览）
/ X9 u+ ]5 t, F: W+ C0 {1 t
回复36→高速串行之S参数系列
( s# K" v* A# s3 c8 }) O; n1 K回复35→高速串行之编码系列
9 }0 m" [; C6 x, n) X: L回复34→高速串行之S参数-连接器系列
, [% h/ v& T. ~回复33→高速串行简史系列
回复32→电源系列（下）
回复31→电源系列（上）
$ H& E6 o& F4 l# `回复30→DDR系列（下）
3 k. o9 u+ T1 U8 D1 I% b回复29→DDR系列（上）
回复28→层叠系列（下）
& ~+ E7 W& A$ X  ]/ B8 Y2 [回复27→层叠系列（上）
! t7 \( o8 a0 k* C) q6 f回复26→拓扑和端接系列（下）
/ a  B8 u0 X0 A5 |0 _+ ~; F回复25→拓扑和端接系列（上）
回复24→反射详解系列文章
回复23→阻抗系列（下）
. v3 k: g$ j4 E  Y6 Q! n  z4 E7 }回复22→阻抗系列（中）
/ [8 y3 e: }, R+ E回复21→阻抗系列（上）
回复20→绕线与时序
; w  c2 n& K# g0 k) m回复19→SERDES与CDR系列
$ A9 u  ^% f( I回复18→既等长，为何不等时系列
回复17→cadence等长处理&规则设置
6 E( E0 M' E. e. h) S3 j/ z回复16→DDR时序学习笔记系列
回复15→串行系列
9 w6 _2 @1 e1 k* n. F回复14→DDR信号完整性仿真介绍系列
8 R% _, t% y) ~2 X回复13→PCB设计技巧分享一二
回复12→高速设计三座大山
* A7 X- P6 E: w% Y' L/ V回复11→PCB设计十大误区-绕不完的等长系列
  I; \7 a% M6 F1 H回复10→PCB设计十大误区三
回复09→DDRX系列
/ q& x5 h! c& O4 J+ h/ h回复08→高速串行系列
$ R2 l2 K3 e" f回复07→设计先生之回流设计系列
回复06→略谈Allegro Pcb Design 小技巧
# h7 ^* p8 x4 f" g回复05→PCB设计十大误区一二
9 L  V7 e4 v2 T7 D8 ~9 s回复04→微带线系列
; A2 D$ e+ ?0 e6 |7 R回复03→抽丝剥茧系列
回复02→串扰探秘系列
回复01→案例分享系列