PCIE走線問題

yuechi

( T! D( o& }8 W$ X請問當IC的差動對信號(PERp / PERn)配置與金手指相反時, 是建議繞線呢? 還是用兩組過孔交換?
         
, N2 d' v$ ^- \
6 X# }  |5 D9 [. D9 e/ R7 r2 T(繞線時走線又會靠近CLK腳位)

謝謝各位.
1 w* R" K  U+ w/ I; P

lxh19861215

这种情况，感觉左图会好些，即绕线走的方式。

yuechi

lxh19861215 发表于 2018-6-27 10:28
这种情况，感觉左图会好些，即绕线走的方式。

3 I% r2 g) W4 Y/ @& L) h+ q$ @謝謝您的建議,
& o9 c' V1 M$ n( i1 u9 {% ~但是繞線走PERp太靠近PCICLK腳位, 會影響訊號品質嗎?
(PIN-PIN的間距1mm)

lxh19861215

只是一点点走线比较近，不会有太大的影响，相对于打两对过孔的影响，这个就不算什么了。纯属个人建议。毕竟这个影响的大小无法考证。

haveok

过两次过孔 插损 回损都有影响，还不如绕出来把

浅梦沐_rFRRH

能不打过孔尽量不要打过孔

partime

问问做原理图，可不可以交换一下P/N。很多差分信号是可以改的，并且是一组（比如8对，或者16对）一起修改的。我没做过PCIE修改的情况，不过很多其他SERDES是可以改的。

yuechi

partime 发表于 2018-6-28 17:02
, i: o$ X, E0 q! ^% V. ?% y, |* S问问做原理图，可不可以交换一下P/N。很多差分信号是可以改的，并且是一组（比如8对，或者16对）一起修改的 ...

7 W. w& I: k6 [4 c: ]5 B9 g" i謝謝, 因為這IC非FPGA, PIN是固定的.

yuechi

haveok 发表于 2018-6-27 10:44
过两次过孔 插损 回损都有影响，还不如绕出来把

6 Z7 v5 F. J( O. G6 F  z: k# U謝謝,目前我採用左圖繞出來~

yuechi

浅梦沐_rFRRH 发表于 2018-6-28 09:00
$ \" h' _7 q3 Q" Y) Z能不打过孔尽量不要打过孔

謝謝, 我採納各位的建議, 用繞的.
7 {4 W' |! S* J. [/ N2 Z# ^

记得梦想了吗

这个差分对等长这么 绕没有问题吗，差分对间距要求比等长要求要严格。应该在输入或输出端开始绕吧。

partime

yuechi 发表于 2018-6-28 21:46
' s+ r: a, S& a" z7 C. F謝謝, 因為這IC非FPGA, PIN是固定的.

现在SERDES的设计，即使不是FPGA，在内部是可以软件配置的，P/N调换一般是可以的. 你可以试试问一下。

J蓝虹

左图吧，这是速度多少的信号，8G以下，这点绕线影响很小。相比之下因看板子线长很短，打两组孔反而影响信号的质量

yuechi

J蓝虹 发表于 2018-6-29 17:16
左图吧，这是速度多少的信号，8G以下，这点绕线影响很小。相比之下因看板子线长很短，打两组孔反而影响信号 ...

受教了,謝謝.