PCIE走線問題

yuechi

6 {; d: Y  C7 t. O. k5 V
  j9 t, }/ u& d4 n. s請問當IC的差動對信號(PERp / PERn)配置與金手指相反時, 是建議繞線呢? 還是用兩組過孔交換?
         
. J6 d1 E& f$ r! ?9 G" P
% W+ N$ r) W0 s5 X0 ](繞線時走線又會靠近CLK腳位)

謝謝各位.
  Z4 i) G3 k( e% t. G" C

lxh19861215

这种情况，感觉左图会好些，即绕线走的方式。

yuechi

lxh19861215 发表于 2018-6-27 10:28
5 {. q3 ~& s( e, B这种情况，感觉左图会好些，即绕线走的方式。

謝謝您的建議,
但是繞線走PERp太靠近PCICLK腳位, 會影響訊號品質嗎?
(PIN-PIN的間距1mm)
! C' C1 t/ M7 O

lxh19861215

只是一点点走线比较近，不会有太大的影响，相对于打两对过孔的影响，这个就不算什么了。纯属个人建议。毕竟这个影响的大小无法考证。

haveok

过两次过孔 插损 回损都有影响，还不如绕出来把

浅梦沐_rFRRH

能不打过孔尽量不要打过孔

partime

问问做原理图，可不可以交换一下P/N。很多差分信号是可以改的，并且是一组（比如8对，或者16对）一起修改的。我没做过PCIE修改的情况，不过很多其他SERDES是可以改的。

yuechi

partime 发表于 2018-6-28 17:02
0 U. }3 F7 g9 [" k4 g% e9 r- j  E问问做原理图，可不可以交换一下P/N。很多差分信号是可以改的，并且是一组（比如8对，或者16对）一起修改的 ...

% u2 B- K. }9 i6 B1 B, B9 A謝謝, 因為這IC非FPGA, PIN是固定的.

yuechi

haveok 发表于 2018-6-27 10:44
! X" `0 U5 Q9 {: P; ]7 e1 s' I过两次过孔 插损 回损都有影响，还不如绕出来把

" e) Q$ s  `) N. N: d謝謝,目前我採用左圖繞出來~

yuechi

浅梦沐_rFRRH 发表于 2018-6-28 09:00
能不打过孔尽量不要打过孔

  S$ N2 E. `2 D! P- @( k/ T; R1 q0 }謝謝, 我採納各位的建議, 用繞的.

记得梦想了吗

这个差分对等长这么 绕没有问题吗，差分对间距要求比等长要求要严格。应该在输入或输出端开始绕吧。

partime

yuechi 发表于 2018-6-28 21:46
5 K0 @2 W( u- p5 v8 ?, ~/ w謝謝, 因為這IC非FPGA, PIN是固定的.

$ j5 R; P' ?4 Q现在SERDES的设计，即使不是FPGA，在内部是可以软件配置的，P/N调换一般是可以的. 你可以试试问一下。
4 C- Z. `4 n: r

J蓝虹

左图吧，这是速度多少的信号，8G以下，这点绕线影响很小。相比之下因看板子线长很短，打两组孔反而影响信号的质量

yuechi

J蓝虹 发表于 2018-6-29 17:16
左图吧，这是速度多少的信号，8G以下，这点绕线影响很小。相比之下因看板子线长很短，打两组孔反而影响信号 ...

受教了,謝謝.