如果在如图art05或art06走高速差分线，对信号的回流和EMI有影响吗？求解，TKS.

leoyin · 发表于 2016-8-9 09:41

您需要登录才可以下载或查看，没有帐号？注册

x

yangjinxing521 · 发表于 2016-8-9 09:47

重要信号线为啥不走3.8层。。。。。影响肯定有的。。

wo000he · 发表于 2016-8-9 10:12

有一个疑问，你的电源平面呢，一般一个高速差分线有一个完整的平面参考层，电源层有的时候会被分割，所以如果用电源层做参考平面，最好所对应的区域没有块电源区域。

abtc1130 · 发表于 2016-8-15 11:08

wo000he 发表于 2016-8-9 10:12
) F3 W+ H( S' V0 v! ]" u8 S+ {有一个疑问，你的电源平面呢，一般一个高速差分线有一个完整的平面参考层，电源层有的时候会被分割，所以如 ...

尽可能把电源走在走线层。这样在层数多的板子上可以多几层走线层。
比如我这个层叠结构，14层板只有一个电源层，可我留出了7个布线层。

abtc1130 · 发表于 2016-8-15 11:11

影响有，你可以如上面说的，把重要信号走在1,3,8,10层！实在不行就尽量加厚5，6层间的介质厚度

wo000he · 发表于 2016-8-15 17:08

abtc1130 发表于 2016-8-15 11:08$ M2 M: N' w% I6 v$ U3 U- A
尽可能把电源走在走线层。这样在层数多的板子上可以多几层走线层。
# ~4 K( P: h8 ~比如我这个层叠结构，14层板只有一个 ...

其实这个多少个电源层，是根据你电源种类来分的，有的时候芯片功耗比较大，为了加强电流，可能会有重复的电源平面，依实际而论。

		自动登录	找回密码
密码			注册

推荐内容 /1