基于FPGA的FIR滤波器设计

sinsaina

设计要求：
1 g# i3 D% {9 C3 K0 Y: J    利用所学知识，采用VHDL语言完成FIR滤波器的设计仿真。要求用VHDL编程设计底层文件，顶层文件可任意（可用原理图方式或文本方式）；完成仿真文件（包括MATLAB和QUARTUSII两种仿真）并对其结果比较。
+ ?6 ]* e# p* g2 G具体设计指标如下：
/ L! M# F+ V0 v; ^  ?7 L$ S2 p（1）采样频率 ；
6 ]% |: l" z- E/ t（2）截止频率 ；
+ `7 ~! b7 ~7 W; u  v（3）输入序列为10位（最高位为符号位）；
5 k7 A" K5 W4 {, X3 v（4）窗口类型为kaiser窗， =0.5 ；
6 s# o% W& d; K$ ?$ }! R$ }, q（5）滤波器长度为16 ；
（6）输出结果保留10位。
) E, P* i- \9 {( p* P( x具体请看下面文件，里面有设计报告及具体的VHDL程序

helendcany

这资料确实不错……
6 G- E1 Y+ r' i3 }3 s$ Y

10929390

感谢楼主分享！！！
7 F2 J' D* L9 |5 m8 b0 r6 V9 I

mwo

来看看。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

mwo

好像不错的样子。。。。。。。。。。。。。。。。。。。。。;