如何在项目实施中进行有效和可行的SI分析和设计，敬请发表看法。。。

xegl

在项目开发中经常发现SI的工作很难有效开展，比如按SI设计中对布线长度的要求一个经验法则是布线长度的延时不能超过上升沿的20%，一个1ns的上升沿允许最大走线长度约是1inch、即25.4mm，照这样实际布线基本都大于这个长度，那就是会有SI问题，都加端接很不现实，如总线，如何判定和权衡？诸如此类的问题还很多，敬请大家发表看法，另外想知道大家是如何开展SI工作的，就是SI工作的流程，谢谢！

forevercgh

考虑一下基本的SI的问题有哪些:串扰，反射，时序。。。
串扰和反射
7 x0 y1 c$ ~0 O3 c) U& i: ?$ }考虑接口电平标准，避免信号的下冲调入不确定区，造成误触发。
考虑IC接口所能容忍的最大最小电压，降低过冲的影响
0 L" E/ w& q5 g, S时序
考虑板级走线延时，结合IC在test load情况下的timing参数，进行延时预算，当然，串扰和反射也会影响到板级走线延时的分析
$ x/ ?- S( H) c, @5 }- y# ]
而且这些分析有一个默认的前提就是，我们的电源平面是理想的，没有电源跌落或地弹噪声的存在，但事实上，这不是真实情况。糟糕的PDS会使得对于SI的分析变得更加复杂。
  K9 l5 n2 ?& f8 D: X% b
0 B  D2 s5 T5 s! |( r! k+ a严格的将，还要考虑EMI，EMC的问题。。。。。。。。。。。