VX11中铺铜的奇怪问题，怎么破？

老吴PCB

各位好，
& S3 T0 X  c& l) R7 y
! `8 x$ q% X8 G' ~- e  W. V
在从Allegro转到VX11的项目中，铺完铜发现下面奇怪的现象，自动避让形状不是自然的随目标形状而变化的，而是动态的距离不规范的形状。
6 [2 S; j/ @! O: }, u3 c8 X不知哪位朋友也遇到过类似问题吗？如何解决的呢？
感谢！

haoyingxiang

这应该是转换的问题，避让边界应该是禁布线把？如果是删掉即可，重新动态避让。请问你是怎么ALlegro转vx的求指导

老吴PCB

haoyingxiang 发表于 2015-7-22 20:58
- c4 R3 M; Z& c7 q0 }: }这应该是转换的问题，避让边界应该是禁布线把？如果是删掉即可，重新动态避让。请问你是怎么ALlegro转vx的 ...

- k% V2 r& Z( e$ b不是禁布，删掉后重新画还是一样的，整版所有的地方都是这样。先将Allegro转到EE792，然后再VX打开即可。

海龙

老吴PCB 发表于 2015-7-23 08:02
/ Q- W& z' V6 U" q1 @2 Q不是禁布，删掉后重新画还是一样的，整版所有的地方都是这样。先将Allegro转到EE792，然后再VX打开即可。 ...

allegro怎么转到7.9.2的？有没有操作说明？
: u- g8 h" ^' E8 A  ~1 z你提到的问题，可能在做盘的时候设置了东西，你看一下盘属性。
' y( M# t2 w: h- u) |/ V1 e

prince_yu

可否把出问题的这一小块PCB传上来帮你看看，既然是转换的，那应该只有PCB数据，你可以把其他的涉及到具体电路的部分删掉，只留出问题的这一小块区域，让大家帮你看看。

老吴PCB

prince_yu 发表于 2015-8-20 16:33
可否把出问题的这一小块PCB传上来帮你看看，既然是转换的，那应该只有PCB数据，你可以把其他的涉及到具体电 ...

感谢你的帮助，但设计数据无法上传。重新创建一个新项目，再将原设计copy过去，问题消失。

cdef333a

到時候我在測試一下

75484702

应该是CES的问题吧