[疑难求助] 4层板的DDR3地址线等长问题

mike9621

各位大侠好，小弟最近在走一个DDR3的布线，数据线等长做到了+/-5mil,可地址线和控制线由于空间不够，只能做到+/-200mil，这样布线有问题吗？设计的板子是4层板，中间两层是电源和地，为了保持参考平面的完整性，中间两层不能走线。看了很多的书籍和设计要求，有的说是要求在20mil，有的说地址线要求不高，差别大点也问题不大。小弟以前没有从事过相关的设计，请求各位大侠能够指点迷津，非常感激！

dzkcool

等长误差没问题。

mike9621

非常感谢您的回复，谢谢

beth009

请问你用的T型拓扑？

mike9621

是的，两片DDR3之间用的T型拓扑，T点距两片DDR等长，但每个地址线之间未做等长，通过主芯片和T点之间进行等长控制。由于空间比较紧凑，只能做到200mil，不知有没有问题？
$ U4 k2 B, t4 H- L. Y: `8 ~  D- H

jacekysun

lqf

2层就走出来了，太厉害了，成本控制成本太严格了吧。

wengcq

2层出来？很好奇，你的VTT上拉电阻，还有耦合电容怎么处理？