cadence 模块复用，在PCB中调用生成的模块时出问题

nucm

       如题，cadence 16.5，在模块生成后，修改了模块原理图，然后重新生成网表，重新生成了模块。然后画新的原理图，调用生成的模块，结果在allegro中放置生成的模块时，原本连接在一起的网络显示没有连接上，报了错，见附件图。
       网上有说是修改模块原理图后reuse ID变了，需要重新生成网表，导入后重新生成 .mdd文件，照着做了，没能解决问题。
       还有就是，整个复用模块制作过程都是参照附件中进行的。
       希望有经验的大神多多指导，不胜感激！
) X) i# P$ e) `1 s7 I0 t4 B