关于AD芯片选型的问题请教

zzzljb

要设计一块8路AD同步（时间同步、相位同步）采集的板卡，分辨率≥14bit，采样率≥5Msps。AD数字输出进FPGA。AD9252是8路模拟信号进，8路数字信号串行LVDS输出；
AD9251则是2路模拟信号进，2路数字信号并行输出（D0A-D13A、D0B-D13B）。
理论上选择AD9252，一片即可；
5 \4 B8 z7 W4 E' G6 t: \# d选择AD9251，需要4片，要额外考虑芯片间同步问题。
& j2 V' [" E8 I想请教下各位，如果串行LVDS输出，在FPGA内串转并时，是不是容易产生不同步的问题？如果并行输出，要多走不少线，芯片间的同步实现难度大不大？
初次使用AD芯片，有类似开发经历可否麻烦给个参考电路或其他优选芯片。
3 R, O8 J- T, m非常感谢！

part99

( a, R( x6 |# G9 K0 g
并行时间同步好做一点，串行的同步在FPGA端有点麻烦。
0 f' M/ @7 M) V. L不过，你的采样率不高，可以用9252，但如果PCB有位置，而且FPGA离AD芯片不远，最好还是选择并行。
如果你担心不同的芯片处理的速度不一样而影响同步，那么同一个芯片不同通道处理速度也有可能不一样，所以9252和9251是一样的。
不要在找其他的AD转换芯片了，analog device 已经是业界最好的了。

part99

如果用9251， 建议9251输入的时钟由FPGA打进来，而FPGA的采样时钟由9251的输出时钟来提供。

戏出东方

以前用过4个双路并行的AD7760，芯片有个同步管教，同步比较好做  9251没用过

zzzljb

戏出东方 发表于 2015-3-15 21:32
6 G8 |6 B# d9 L) \以前用过4个双路并行的AD7760，芯片有个同步管教，同步比较好做  9251没用过

) r; H0 {1 e/ P1 e7 e谢谢啦!AD9251也有个同步管脚

zzzljb

part99 发表于 2015-3-14 23:22
; a) ^( C8 h. y+ w: U1 O并行时间同步好做一点，串行的同步在FPGA端有点麻烦。
7 j; K% T! y& y不过，你的采样率不高，可以用9252，但如果PCB有位 ...

8 U* T- b" F, L$ x: K: P回答得很详细，非常感谢！
1 {7 U+ V- U2 w- q3 I我犹豫要不要使用多片是考虑片间同步信号的处理。AD9251有个SYNC管脚可用于片间同步，如何保证4片AD9251收到的SYNC信号严格同步？
是利用FPGA的全局时钟直接输出4路SYNC信号，还是使用独立的时钟驱动芯片分路输出SYNC？如果使用FPGA全局时钟直接输出4路的话，假如20Msps的采样率，SYNC的PCB布线走等长，FPGA内部延时问题不大吧？
# ]0 y. j) F9 C6 T$ c9 n

part99

zzzljb 发表于 2015-3-15 10:14
( b4 ^8 P$ w! a: p- V" D2 u% N% [回答得很详细，非常感谢！
我犹豫要不要使用多片是考虑片间同步信号的处理。AD9251有个SYNC管脚可用于片 ...

我建议用FPGA全局时钟出同步，20MHz时钟对现在的高速信号来说可以忽略不计，不要担心信号线延时，根本可以忽略不计，但为了信号完整性，一定要走菊花链，或者加个同步的buffer。
* Q; l3 w% ?& M4 H, o8 j9 }+ L8 U% L

zzzljb

part99 发表于 2015-3-16 05:56
我建议用FPGA全局时钟出同步，20MHz时钟对现在的高速信号来说可以忽略不计，不要担心信号线延时，根本可 ...

% x' A7 i8 B4 T) f非常感谢！
9 o. U$ e9 d* X* C( v! M# g

fallen

高大上的东东，赞一个。

zzzljb

fallen 发表于 2015-3-16 14:05
高大上的东东，赞一个。

6 i/ u+ I# `. h( M$ sfallen兄又取笑我了，这种东西对你而言还算高大上啊
话说之前没留意fallen兄EDA365版主的头衔啊，新晋升的？

fallen

zzzljb 发表于 2015-3-18 22:18
fallen兄又取笑我了，这种东西对你而言还算高大上啊
' l# ]3 U8 b: ^& X/ X话说之前没留意fallen兄EDA365版主的头衔啊，新晋 ...

# }3 ?0 R3 g- C/ |9 _& c为人民服务的。

暮色猎手

凑热闹

baduyuwen

看看