本站微信 收藏本站 设为首页
 找回密码
 注册

QQ登录

只需一步，快速开始

扫一扫，访问微社区

巢课
电巢直播8月计划
EDA365电子工程师网»技术社区 › 电子技术社区 › Allegro&Orcad PCB论坛 › 请教关于via(same net)constraint设定
返回列表 发新帖
查看: 840|回复: 1
打印 上一主题 下一主题

请教关于via(same net)constraint设定

[复制链接]
1784997175

1

主题

19

帖子

384

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
384
跳转到指定楼层
1#
发表于 2014-6-16 16:59 | 只看该作者 |只看大图 回帖奖励 |正序浏览 |阅读模式

EDA365欢迎您！

您需要 登录 才可以下载或查看，没有帐号？注册

x
如图一当两颗VIA的距离并未相互碰到DRILL孔时,系统的DRC就会显示出来
$ h' {) o) l0 R4 a8 L+ ^9 I! {相变为图二与图三时VIA的距离已经相互碰到DRILL孔时,反而无法显示DRC# p, S, ?* o+ k7 i8 h  u
请教如何让图二与图三也能够显示出DRC 谢谢$ F- b8 `: d$ C2 B/ q4 g6 C

6 y; Y& ~. ]; S1 {( g% |. Q
& p; s) {7 M3 W9 P

2014-06-16_161208.jpg (114.79 KB, 下载次数: 0)

图一

图一

2014-06-16_161245.jpg (75.88 KB, 下载次数: 0)

图二

图二

2014-06-16_161635.jpg (21.33 KB, 下载次数: 0)

图三

图三
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持！支持！ 反对！反对！

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
爱不单行1887

23

主题

397

帖子

3003

积分

五级会员(50)

Rank: 5

积分
3003
2#
发表于 2014-7-7 17:00 | 只看该作者
打开Allegro Constraint Manager中的Physical里的BB Via Stagger 下的Min值设置成10mil，再把Physical Modes 的Min blinds/buried via stagger 打开。

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-10 07:04 , Processed in 0.063988 second(s), 35 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表