关于在SIGRITY中处理trace和shape结果差异的疑惑

xhyzjiji

在实际的仿真中，当我把PCB板上的trace转给shape后T提取Z参数，POWER SI仿真结果相比较直接作trace处理存在一定的差异性。
  k" J. k# X2 V) Q1 [这个在高频时候的考虑我还认为可能是作为TRACE和平面的计算公式不一样所导致，后来在POWER DC中计算直流电阻都有很大的差异。
( u$ G6 l3 F/ l3 T+ j, R  R/ B4 `当时的回路电阻trace改shape之前为13毫欧左右，改了之后就12了，差别1个毫欧。
% `% h' }1 t  C! ~' Z我换了几个PCB文件之后仍然存在。

' V1 o. {$ }' ^9 k8 u) ?& j可否有人帮忙解释一下？
3 F8 n+ L. P' k; q  L$ v在POWER SI中差异的理论支撑来自哪里？
在power dc中回路电阻的差异又来自哪里？