|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
各位，我碰到一个使用cadence concept hdl的问题，寻求帮助！！！！！
: J2 H3 l/ {' a9 p$ b$ p& j, c# r比如，用一个芯片的POWER ,GND有很多个，使用part develop建立原理图封装。power ,gnd搞成总线形式，然后用concept hdl制作原理图，出现如下错误提示：Severity : Error (HDL Direct)& \+ m, e- z8 i, d4 {7 P* {
Description : ERROR(SPCOHD-124): Signal is declared to be both a scalar and a vector.* I( s! K7 ^: l# |3 u
Object dump: 1 V2 [4 f% D* [6 S( I L& S
{; f1 x( m" T8 J
page: 14
: ?( }" M( q$ f( `: e# _: d% B, | instance: 0 `5 C9 K7 ]. l) {
cell name:
" f* ~1 y( e7 `6 j2 A4 x pin name: + x* S6 e9 j9 Q! n) F# i
}
3 H( G! D) \2 R{
. ^5 R- N- @/ w# D8 Z page: 14
5 d' w. o8 n/ f! g6 O; A instance: I17
, n% g% s+ a$ @/ b$ }% X$ H cell name: LTM4600HVIV$ p$ `, C$ c4 |1 Z2 `) Y
pin name: VIN<14..0>
B/ [; N; G9 X9 S& u, i9 b}
7 |, z% y* c! w$ g/ t2 }1 n其意思是总线型的与单个信号不能匹配。我不想在原理图中把总线型信号展开，有什么好的 方法解决他？？
8 t+ c5 V) r) |! ?5 a :handshake |
|
/1 
发表于 2008-8-18 15:54
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！