大家帮我看看我画的DDR

jxjc_2008

       各位路过的大虾，帮我看看我走的DDR2，思路错了没有。还有几个问题请教：
+ ?, j1 j" E3 |3 L$ L        1.     9.5的虚拟过孔在做板的时候会做成实孔吗。
        2.     router里面走时钟差分线的时候，如果从BGA引出就是单独一根走线，从DDR开始走的画就两根一起，这是为啥呢{:soso_e118:} ；时钟线不能像地址线那样的拓扑机构那样吗。(只能从BGA到到DDR1，在从DDR1到DDR2).如果大虾你不知道我说的是啥意思的画，你用router走下那个时钟线就知道了。
        3.     用3层好像走不完所有的DDR线，太菜了{:soso_e149:} 123.zip (284.17 KB, 下载次数: 178)

2013-7-25 12:33 上传

点击文件名下载附件
下载积分: 威望 -5

zhangjinhe

哈哈 下来看看  正好是练习文件了

bin159bin

不错学习学习                  

jxjc_2008

神话20121111 发表于 2013-7-25 13:53
! a: k5 R( n  Z) ?& F* J# Q. x从DDR-CPU或者从CPU-DDR都可以走差分线的

, D5 Z- ?% p# f. r' H8 i; Z$ I谢谢。可能是我设置那里不对。还是没找出来{:soso_e136:}

神话20121111

从DDR-CPU或者从CPU-DDR都可以走差分线的

神话20121111

9.5的虚拟过孔在做板的时候可以做成实孔。

xiaoyangren

我用的是9.3，在router里面试了一下，差分线从BGA引出也是可以的呢。

xiaoyangren

嗯嗯，不错，我也借来练练手。多谢楼主。