QUATRTUS II 9.1在编译时报10482，ROM_DATA未定义错误

freeunix

各位好：
       才开始学习FPGA。在看清华的ALTERA FPGA工程师成长教程时使用第六章的源代码，在QUARTUS II 9.1进行编译时报10482错误，提示ROM_DATA未定义，不清楚如何排查故障，请指教。多谢！
$ y7 S, B6 ?& t2 H
: ^  y4 d7 C2 b7 ~  R
; K8 @* \, B6 n3 r* ^2 p
  D7 v5 z; |3 R. G

) t6 ~6 s! [% Y$ R

' V  h. ~* b. E# t  b5 D; I, iLIBRARY IEEE;                                                                                                //调用标准库文件
USE IEEE.STD_LOGIC_1164.ALL;
1 C- @5 N+ X7 Y% S) }; rUSE IEEE.STD_LOGIC_UNSIGNED.ALL;
. L3 K" `0 z6 T' l: N+ rENTITY sinfsq IS
. e8 b. o8 \5 a1 e* z) ~! f   PORT(                                                                                                //端口定义
       clk : IN STD_LOGIC;
       dout : OUT STD_LOGIC_VECTOR(5 DOWNTO 0)) ;
END sinfsq;
- Y* S4 K, R: X" iARCHITECTURE behavior OF sinfsq IS
COMPONENT sin_rom                                                                              //声明ROM元件
4 V+ F( y9 N6 _        PORT(
# Y8 o2 d5 l1 S* U) ]) d" n                address        : IN        STD_LOGIC_VECTOR(5 DOWNTO 0);
/ R7 G" A4 |" h* i- k4 R                inclock        : IN         STD_LOGIC;
                q            : OUT        STD_LOGIC_VECTOR(7 DOWNTO 0));
7 a3 D" T0 C4 T6 t. NEND COMPONENT;
   SIGNAL wt: STD_LOGIC_VECTOR(5 DOWNTO 0);
BEGIN
   PROCESS(clk)
   BEGIN
% t# |- g! A' g+ d      IF clk'EVENT AND clk='1' THEN
         wt<=wt+1;
      END IF;
+ C" D. U" D) [9 j   END PROCESS;
   u1:rom_data PORT MAP(address=>wt,inclock=>clk,q=>dout);                        //例化ROM元件
! z: y5 g9 r: h! g1 xEND behavior;