allegro16.5中sigXplorer提取信号问题求教

zezq7sxa

5 z2 E5 e0 S" H+ r7 v4 N我的很多数据线出来接的是两个芯片一个是flash一个是RAM，做拓扑结构的时候执行sigXplorer命令后只有一个芯片显示，不是两个。
- c( F3 j) |) TPCB布线是这样的，我把32条数据线作为一个BUS
7 o6 O, ]2 h. }- i) I7 TsigXplorer提取出来的是这样的。如下图
- T: E4 @. E3 C8 D

我看于博士的视频出来的是一个T型连接,如下图
& W8 h5 [. s& P/ W; P

卖瓜的菜农

zezq7sxa 发表于 2012-11-20 20:35
哦，谢谢。

9 b5 F) B9 q. l) x  M# J; M' L我看视频跟着走得，也出现了这种状况，用的16.6，那个net group都是把所有的DATA包括进去了，请问有什么好的解决办法么？
9 }3 U% B: ^2 G4 G  j( Y" e. S

zezq7sxa

procomm1722 发表于 2012-11-20 13:25
; T: R3 r% U5 eT 點是要你對拓樸結構重新編排後 , 系統發現有分差結構時 , 就會自動產生.
但不是一開始提取就有的

哦，谢谢。

procomm1722

T 點是要你對拓樸結構重新編排後 , 系統發現有分差結構時 , 就會自動產生.
3 r$ D; l/ B. w1 `" c7 G' x但不是一開始提取就有的

zezq7sxa

procomm1722 发表于 2012-11-20 00:02
我這邊測試了 , 提取 Topology 並沒啥問題

是什么问题呢，为什么我这里只提取和Ram连接的信号，却提取不了即连接flash又连接ram的信号。如果只把0-16位数据线做为一个BUS那能提出T型连接的信号。如果把32个数据线作为一个BUS提取出来的信号就只有连接ram的。是不是哪里设置的问题。

ling_tina

procomm1722 发表于 2012-11-20 00:02
我這邊測試了 , 提取 Topology 並沒啥問題

我用16.3的时候也会出现这样的问题，布好线了拓朴结构就完整了。请教楼上大侠是什么原因。

procomm1722

我這邊測試了 , 提取 Topology 並沒啥問題

zezq7sxa

procomm1722 发表于 2012-11-19 11:55
, F. U  M1 k) X) C上面幾樓的說法都不正確越幫越忙 .
5 h( T0 W2 }" G- ?1 L6 D把 Board 貼出來我幫你看看是那邊的問題. 基本上你提出的拓樸資料就已經 ...

新建文件夹.rar (332.8 KB, 下载次数: 41)

2012-11-19 18:24 上传

点击文件名下载附件
下载积分: 威望 -5

我把板上传上来给你帮看看。

zezq7sxa

rx_78gp02a 发表于 2012-11-18 14:47
你的网络只有一个接收端，不可能是T网络，你提取有两个接收端的网络看看

$ G6 h! v5 f' a" H; P3 o: `7 x; A6 J3 e提取有两个接收端的就好了。

procomm1722

上面幾樓的說法都不正確越幫越忙 .
把 Board 貼出來我幫你看看是那邊的問題. 基本上你提出的拓樸資料就已經有掉資料.
至於 T 點是要你對拓樸結構重新編排後 , 系統發現有分差結構時 , 就會自動產生.
走線和拓樸並沒有絕對先後關係 , 是要看你想做 Pre-Sim  或是 Post-Sim.
  z+ @+ ~4 p! j8 ?* P: L1 b你的狀況應該是在 Pre-Sim 階段 , 本來就不需要走線.

dzkcool

你这根数据线刚好是直接到RAM的，另外16根才是接到了RAM和Flash，应该分高16位和低16位两组

香雪海

zezq7sxa 发表于 2012-11-18 14:21
还没连线，只布局好，Dsp跟flash和RAM的布局是上面第一个图。我是想先做好T型连接的拓扑结构再来布线。可 ...

  ?( o8 t/ J) B- \拓扑结构和你的走线是有关系的，走线不一样，该网络的拓扑就不一样，建议你走完线之后再设置模型

香雪海

zezq7sxa 发表于 2012-11-18 14:21
还没连线，只布局好，Dsp跟flash和RAM的布局是上面第一个图。我是想先做好T型连接的拓扑结构再来布线。可 ...

0 o/ z6 f6 i" u; G: H! a拓扑结构和你的走线是有关系的，走线不一样，该网络的拓扑就不一样，建议你走完线之后再设置模型

rx_78gp02a

zezq7sxa 发表于 2012-11-18 14:21
1 N# {0 g; E, _( }$ E% y# m5 k还没连线，只布局好，Dsp跟flash和RAM的布局是上面第一个图。我是想先做好T型连接的拓扑结构再来布线。可 ...

你的网络只有一个接收端，不可能是T网络，你提取有两个接收端的网络看看

zezq7sxa

香雪海 发表于 2012-11-18 09:43
就是把你实际连好线的图传上来

3 I( i+ K4 S  z, R+ N. X还没连线，只布局好，Dsp跟flash和RAM的布局是上面第一个图。我是想先做好T型连接的拓扑结构再来布线。可是当施行sigxplorer命令以后，提取出来的信号只有和Ram芯片连接的，没有flash芯片，做不了拓扑结构。我看视频教程只要运行sigxplorer后，出来两个芯片和dsp连接，他在这里做好拓扑结构直接就把约束规则更新到PCB里去了。