Altium Designer与Cadence软件的PCB实现相互转换

cc389518

将cadence allegro的brd文件导入AD中有2种方法：

1。直接转换。AD summer 08 or winter 09已提供之间import的功能了。

$ K  }9 u4 ~0 i# Z* b9 C具体操作见Altium公司主页的Allegro importer流程：http://www.altium.com/products/altium-designer/features/summer08.cfm#
( m5 s2 Z. J. n* w! U
PS:AD summer 08以下版本不支持导入allegro的brd文件，但是支持导入orcad layout的max文件；但同为cadence的产品，不能导入allegro layout的brd文件。

2。对于低版本的中Altium Designer，Allegro PCB（brd文件）需要通过其他一些途径实现，以Altium Designer 6.6为例介绍将Allegro的brd板子导入AD中。

2 s2 L! b% s* C* Q  i! @' \0 {2 N9 N基本思想是用CAM文件，具体步骤：
9 C: Z, l" z2 ~; J' j3 R
$ \  u0 @! D  G' W( M2 ]1、从Allegro PCB Editor中导出Gerber文件和IPC网表文件（不要IPC网表也可以，不过那样导入的PCB网络名是AD随机命名的）。也可以导出ODB++文件（可能还是需要IPC网表），我觉得这个比Gerber方便。Allegro需要安装第三方软件才能输出ODB++，这个在导出时会提示下载的（软件是free的）。
5 i: q0 m% ^& v0 m. @& W; F
# o: t9 F) i: S( T& K) L- e2、在AD中新建一个CAM文件。
' e. o. c) o% o* r* v4 @
3、通过AD的File/Import导入Allegro输出的Gerber/ODB++，（可选）通过File/Import/Net List导入IPC网表。

4、使用Tool/Netlist/Extract提取导入的Gerber/ODB++的网络（将相连的Track视为同一网络，网络名随机生成）。
+ T$ O7 K) z# K& h6 y$ S
2 P4 t% @* O: F4 P8 K9 P  k; w5、（可选）通过File Import/NetList导入IPC网表。如果3中已导入，忽略本步。
# `9 K- {( p' j
6、通过Tool/NetList/Campare将Extrat的网表和IPC网表进行比较，从而将网络（大部分）命名为Allegro中原来的网络名。

8 g" D2 I0 f1 S& Q7 Z5 K7、通过File/Export/Export to PCB，将CAM文件导出到PCB。至此基本完成了导入功能，但是所有的元件已经分解成了Pad，overlay上的Designator也已经不再是Text型。
* V* f3 W) f3 _  S" R  @2 k
8、元件的“恢复”：选中一个元件的所有primitive，将其作为一个Union，然后使用准备好的封装进行替换。这个可能比较费时了:-)其实也可以不准备封装，直接选中一个元件的所有primitive，复制到PCB library的新建空元件中，就制成了一个和原来一样的封装了。
/ L: s% M- h1 z  H1 d! T! n" O
9、也可以这样恢复元件：建一个不包括任务元素的PCB封装，放置到要恢复的元件附近，然后将元件的primitive加入到这个元件中（右键菜单中找）。
: o% I; V/ [2 X* x) h' D
总结：通过1-7步可以完成在Altium Designer中打开Allegro的brd文件，也可以用来提取Allegro的封装，通过手动元件恢复，可以重建原brd文件。
- h7 n! E+ e: L
P.S.：也可以通过从Gerber和ODB++等CAM文件中Reverse Engine出PCB来，但是需要自己重新命名AD中对应的封装或重新导入封装。
8 R9 C' r( N2 l- B
8 C" S% c4 m: ?- q# D* H0 C0 W* x
" A3 x9 A- l' `  a0 `如何快速积累PCB设计经验？
% W) A1 ]+ g5 R' `1 c3 u' G
1.学习SI,PI,EMC设计的基本原理
9 O# Z8 U! I+ a3 k
2.向高手学，而不是老手学。高手和老手不是一个概念，高手通常是有扎实的基础理论，在实践中总结出适合自己的经验。而老手只不过是理论的验证者，重复工作的经验之家。
" i5 t( m& B3 m; L0 c4 @
3.仔细分析学到的经验做法，对错与否，经验的设计适用范围等。
# y4 W$ a' S' [' j$ _' }
4.设计中仿真得到一个预期的性能目标。仿真不能解决一切问题，但是仿真可以帮助我们快速积累正确的经验，缩短开发周期。
+ ~2 {! @2 G8 Q9 O* s- u# ^0 R
5.后期测试，对比仿真结果，哪些问题或者设计目标达到了预期的结果，哪些没达到预期的结果。为什么？涉及到的其他缺陷没考虑到，分析深层次的原因，及时总结记录。
" g& {7 c2 @/ p5 R; F$ z! k
6.下一次设计把积累的经验用上，重复这一过程，再测试，验证以前的问题是否解决，还有什么没解决的足够好，为什么？分析再积累，做到每板均有提高！


硬件设计流程

原理图逻辑功能设计，生成netlist

' N2 w. J6 G3 m! \. |* c5 Q          ↓
0 Q' }2 H$ _" V9 p* b) `( T
9 @+ \2 _6 F5 b3 aPCB板数据库准备板框，层叠，电源及地布局
/ k; j/ z7 o0 Y( D3 ?
2 ]9 S& [) I6 C( ?! X8 h4 N, S& J          ↓
; B+ H& ?# I) B) e; f/ ~
4 T/ b$ Z& s8 L% Q$ t0 Q7 wcheck DRC,导入netlist

          ↓

关键器件预布局
( k8 _6 z% l( R
          ↓

& d: ~6 m* F3 u9 `6 T布线前仿真，解空间分析，约束设计，SI，PI仿真，设计调整

! d5 i, Q2 G% W0 d4 `         ↓
/ @3 a$ }: U1 }& z4 y) Q
$ H4 v1 e" N2 ^/ Z' {9 l" t约束驱动空间布局，手工布局
& B" |& [* S3 L" Y8 p5 t% Y, _# B
         ↓
; D  J% {& S1 P. N+ F7 q
约束驱动布线，自动布线，手工拉线，可能需要调整层叠设计
# `+ G9 M2 U/ U$ G2 I& @8 ^- p; h8 _
        ↓
* F* M3 g$ Y9 l( ?7 ^, r
' \, H' k; m1 U: \布线后仿真
2 l( M6 Z( Z. T+ W, \6 X% p
        ↓
7 R! h* m* w8 l$ d  [
/ Q* V: Q" `3 W* l; ]9 H- r$ Y$ S* v修改设计，布线后验证

        ↓

) i4 s5 j4 _. [1 R& H设计输出，PCB板加工

        ↓

焊接，PCB功能调试，电磁及产品性能测试
& O$ e" p5 r# q3 r8 n
思考：
! m- L$ S# ~9 v* a; t
1）是否每个芯片电源管脚周围加0.1uf电容去耦？
0 T  H3 }) z7 [: U3 Y- f8 M
低速电路适用（保证电源完整性）
" v. L  d8 v0 _, u2 b! M7 f
$ }6 q# i# B% _  RPS：电容去耦的原理？去耦电容的值多大，什么类型的电容合适？放几个合适？
# \9 m+ b) }: x) P
2 ?: O9 ?6 l) U& @高速电路则需慎重考虑：或者由于信号上升快，去耦电容设计不对，容易引起系统不稳定（重启或死机）

+ b( d) O7 U5 x% {1 C2）33欧电阻端接方法

涉及到信号的完整性，这里需要考虑电路本身是否存在信号反射，噪声（反射量）多大？
7 ~9 ^! R$ D* Q  H0 k; |
33欧电阻只是端接电阻的典型参考设计值，其大小与阻抗（线宽，板层叠结构，板材即介电常数）有关。所以端接电阻可能是22欧或者47欧。另外还要考虑端接电阻摆放的位置是中间段，起始端还是末端。

fxxxysh

貌似很麻烦

wzwang2000

好贴，支持楼主。

Aubrey

顶！