找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1076|回复: 2
打印 上一主题 下一主题

求助关于cadence封装的问题

[复制链接]

1

主题

2

帖子

4

积分

初级新手(9)

Rank: 1

积分
4
跳转到指定楼层
1#
发表于 2012-10-3 21:48 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
请教各位大虾一个问题:
1 e: k* n# p4 x! r 菜鸟我以前是用Altium Designer 6.9排板,最近才可是用cadence16.3,在电路里面用到了LT1764-3.3,相信大家都很熟悉,它的封装是TO-220,如图;
0 V! p  G, X# i3 ]( M3 k
* l+ q& X  ^6 @" D+ l; Y
( `# y2 N. [6 {) i: a1 I' h+ H( f% N* \# [
8 U/ X% Y  Y5 S
, M( F3 T; F. E! q( e# s6 T7 H% b/ @- a: v1 k8 H2 f& L+ d* _

  U0 W7 p9 k( ^我是使用LP Wizard 10.4生成的封装,按软件提示和器件的尺寸, 生成如下封装:
$ D) k0 ]" H2 J* |0 ?/ [" ~! M+ E+ E- U9 I' T

- G- k- Z% O$ ]  z2 I # S; {' D, U. J: i! f
感觉没有什么问题,可是在PCB Editor里面导入网表的时候,软件提示如下错误:
0 q0 k' [8 ~) o/ v) E! b' {4 n/ uERROR(SPMHNI-196): Symbol 'TO-220' for device 'LT1764A_TO-220_LT1764A' has extra pin '6'./ I1 u% g4 w! H8 {/ T5 k
7 v0 Y2 l0 t: ~! v1 J) ^6 C: \
意思好像是说我生成的封装有额外的引脚6,菜鸟我搞不懂为什么会有这样的提示?各位大虾肯定也用过这种封装的器件,你们是怎么生成的?. K" m' ]" ~- |# H

1.JPG (194.58 KB, 下载次数: 2)

1.JPG

未命名.JPG (199.67 KB, 下载次数: 3)

未命名.JPG
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

3

主题

36

帖子

-8961

积分

未知游客(0)

积分
-8961
2#
发表于 2012-10-9 17:45 | 只看该作者
cadence 要求原理图封装和PCB封装引脚数量一致, 你应该修改原理图封装, 做成6个引脚,然后再倒入就没有问题了。
# N3 X* o* J- M& \  r2 t( ~6 _

184

主题

3098

帖子

1万

积分

EDA365版主(50)

Rank: 5

积分
10728
3#
发表于 2012-10-10 00:12 | 只看该作者
那个散热焊盘也是一个脚,你的封装有几个脚,原理图就必须有几个脚,不然就加NC属性
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-15 01:12 , Processed in 0.072823 second(s), 40 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表