请教时钟线上高频滤波电容和电阻的选择

路人丙

请教时钟线上高频滤波电容的选择：我本人手头上现在有块板主CPU时钟是60M的，还有2个PHY的时钟是25M，PHY还有接受时钟和发送时钟（可以是2.5M，25M和125M的，分别对应的速度是10M/100M/1000M的网络传输），我们做IEMI测试发现是125M，250M，375M，500M，675M几个点超标，明显是125M出了问题，CPU用的60M有源晶体，2个PHY公用一个25M的有源晶体，请问高手我在这里主要时钟线上该怎么样匹配电阻和电容（原来只是始端串接22，我试过33，50，100，330的电阻但是效果不是很好），主要的时钟线有CPU-60M，PHY-25M，PHY0-TXC，PHY0-RXC，PHY1-TXC，PHY1-RXC，电容的计算公式是怎么样的呢？是f=1/2π*根号下LC的吗？电阻是要仿真得出的，有比较好的经验直吗？我是这样匹配的，时钟线两边有串接电阻，靠近晶体的电阻接电容，这样匹配合适吗？电阻电容直是怎么样的公式确定的呢？比如我想把125M的滤波掉，怎么样确定电容直呢，用哪个公式计算呢？还有电阻呢？请大家指教，谢谢！！！！！！！

liulinjievvv

同意liqiangln的说法，应该是25M出的问题。
从NG的频点来分析，25M肯定是出问题了（225M over 0.7）。至于125M有没有出问题，不好判断。
25M的3、5倍频没出现，原因是他没有借助某一“天线”辐射出去而已。
在25M时钟上串磁珠，（时钟信号会恶化，前提是恶化的成度在时钟信号承受的范围内）
另：看不到你的机构件，进构件的不合理布局，会引起”天线“的产生。

NCLucifer

谢谢大家！

yun12

建议增加EMI 相关器件 包括磁珠 压敏电阻等

_hhh_

楼主要用四层板完成这样的板子,而且还要保证EMC,真的是难能可贵.我自愧还没到这样的火候.
. W. A8 f( ?+ E+ t& b+ B强烈期待楼主改板并通过EMI测试的板子
! b* |+ f1 d8 L4 ~. c.通过后希望楼主能拿出来分享,一起学习.

liqiangln

上面提到的加时钟BUFFER的效果是不是一定比没有加的好呢？这个不一定，如果是1驱动2就可以不用。
  ]" w: e( v% w) c9 C, T
125M出问题，但是125M是25M的3倍频，为什么不考虑25M出了问题，就是时钟那块出问题了，我在你的帖子里写的很清楚。

路人丙

***正如楼主所说应该是千兆时钟线(125M)引起的.如果是25M导致,那么它的三阶和五阶应该都会有很明显的尖峰,但是没有.www.eda365.com) T* Z/ k: n8 [! ^2 _- g
很遗憾的是: 千兆以太网的所有数据线都是点到点的连接,中间没有串阻.不然比较容易分析出.
9 Y; H" m1 _; o' c3 x不明白的是楼主为什么要那么绕线,CPU和PHY的距离这么近根本没有必要这么做.
/ Y6 W8 g" [' z5 D# Z( V时钟线和其它线的间距太近,根本没把它当时钟线来处理., b/ y. c; T6 z. P
( x+ J* e$ ~' [1 F% u4 x2 A: t楼主把千兆以太网的所有线布在同一层,这点比较好,但是不知道这些线的参考平面怎么样?***
% Y6 I2 F6 m3 i/ z5 y非常感谢楼上的回帖！！
1.我们测试的10M，100M，1000M的都有问题，还都是一样的，就是125M的倍数。
7 K3 W5 x; C5 w- O2.千兆以太网的所有数据线都是点到点的连接,中间没有串阻.不然比较容易分析出，不知道比较容易分析出什么？CPU和PHY的距离比较远的。
3.上面提到的加时钟BUFFER的效果是不是一定比没有加的好呢？

路人丙

4层PCB，1.TOP；2.VCC；3.GND；4.BOT
; W2 ~% h5 |' @- L

liqiangln

正如楼主所说应该是千兆时钟线(125M)引起的.如果是25M导致,那么它的三阶和五阶应该都会有很明显的尖峰,但是没有：
class A 和class B 的其实扫面频率是30M。不包括25M

_hhh_

我的看法:
   25M时钟布线的确不是很好,串联电阻的位子放得也不好.
  但我觉得这个不是引起这次EMI超标得主要原因.
  正如楼主所说应该是千兆时钟线(125M)引起的.如果是25M导致,那么它的三阶和五阶应该都会有很明显的尖峰,但是没有.
8 J/ s, P/ t# |; \& L/ N" [很遗憾的是: 千兆以太网的所有数据线都是点到点的连接,中间没有串阻.不然比较容易分析出.
" m; [$ Q+ z, e% J. i, s) a不明白的是楼主为什么要那么绕线,CPU和PHY的距离这么近根本没有必要这么做.
8 J0 h5 G7 G7 V8 S时钟线和其它线的间距太近,根本没把它当时钟线来处理.
楼主把千兆以太网的所有线布在同一层,这点比较好,但是不知道这些线的参考平面怎么样?
5 m* W4 a8 {0 ~& ], K+ k
建议:
' b8 m, ~# B$ m+ l  \6 S1.楼主测一下100M以太网时,有没有这个的EMI问题.我估计没有.
! O" b; L7 I0 Z9 v5 _9 L2.缩短走线,在数据线上加串阻,应该会有很大改善.
4 R, Z1 w$ s' j3.最好把这些线的参考平面的图也截出来看看.

liqiangln

！

% J/ T( k! y. I" j# G/ r  `/ k3 V这里说的加100N的上接地电容吗：我是说需要增加一些高频电容 100nf（或者10nf）的意思，计算公式 你可以在网上找到，但是经验值，可以考虑增加派形滤波，就是中间要串磁珠的设计，具体上网找。

liqiangln

非常感谢楼上的高手的热心回帖！！！请问这里提到的增加时钟buffer是怎么回事，具体是怎么样的做呢？可以提供测试波形是什么呢？能说明白点吗？谢谢！！！
/ C$ B, Y0 }: M6 `7 Q, l% z7 w2 n8 `$ z
： buffer就是时钟驱动器的意思，可以是1驱动2路段意思
8 p9 d7 x( P  O7 i2 u$ `- g) k
波形：你 要拿示波器测量PHY接受端的25M的信号质量，看看时候正常。

路人丙

非常感谢楼上的高手的热心回帖！！！请问这里提到的增加时钟buffer是怎么回事，具体是怎么样的做呢？可以提供测试波形是什么呢？能说明白点吗？谢谢！！！：
: R4 d3 K% c+ d$ _* _
% s4 y/ g) q5 t% w, f) O& M7 e. y这里说的加100N的上接地电容吗？具体的计算公式是用哪个呢？，谢谢！！！！！
4 l+ L' V- j& _" R' j: i
, U" ~5 W6 h0 d

liqiangln

×××××××××××××××××25M的电源滤波×××××××××××××××××
/ S2 {. t" G4 H: Z- p3 @* q; o" L4 o3 N9 P5 q9 G1 w0 {  FEDA365论坛
7 e1 B+ ~, _* C5 M# KPCB论坛网站增加100n的试试，感觉你的时钟处理比较简单。你再测试一下3.3V的电源汶波，时钟芯片通常做派滤波，要不你更换一个25M的时钟晶振。. s0 s8 U:

liqiangln

过class A或者class B 的时钟，你让他们把25M包括进来，感觉你的25M就有问题。

你的25M时钟走线，在分叉处走的是直角，并且在分叉处没有端接电阻，要知道，如果走线一分叉，阻抗要不连续，引起的反射就较大：解决方法，你可以在PHY的25M接受端下拉RC端接。

CPU输出的25M时钟不要给PHY用，不能保证精度和jitter.
* `7 b4 ]9 U  Q* h+ M% Q6 h( ~: g# N
你还是先从25M下手。（125M只是你25M生成的，一般不会出问题，如果出问题，只能说明你在网口处的接地不是很好（EMI不到位））