关于网表导入的问题

lpfzhx

(---------------------------------------------------------------------)
(                                                                     )
0 H3 z/ x$ y# ?  J(    Allegro Netrev Import Logic                                      )
6 E9 x# F  m+ ~1 f0 w5 T(                                                                     )
  V0 u0 ]1 |; m(    Drawing          : 123.brd                                       )
) ~  A' q/ d# L- i( Z  @( w(    Software Version : 16.5P002                                      )
(    Date/Time        : Fri Aug 10 16:05:54 2012                      )
( J' R$ |8 F) o/ i0 _(                                                                     )
/ P% k1 P# `$ v  ?1 W(---------------------------------------------------------------------)
1 H9 Z1 E& ]1 u6 u$ r

------ Directives ------
% D, m; E/ ~3 k7 w$ P3 e+ o+ ?/ X
RIPUP_ETCH FALSE;
RIPUP_DELETE_FIRST_SEGMENT FALSE;
1 l' Y4 h% p! w/ [RIPUP_RETAIN_BONDWIRE FALSE;
RIPUP_SYMBOLS ALWAYS;
Missing symbol has error FALSE;
0 |, t; [8 L& fSCHEMATIC_DIRECTORY 'G:/candence/unrouted';
BOARD_DIRECTORY '';
7 d; ]% z& K# GOLD_BOARD_NAME 'G:/candence/unrouted/123.brd';
NEW_BOARD_NAME 'G:/candence/unrouted/123.brd';

: G* x6 K4 Y5 ^CmdLine: netrev -$ -i G:/candence/unrouted -y 1 G:/candence/unrouted/#Taaaaaa08836.tmp

------ Preparing to read pst files ------


7 X# c- z# p" A' `6 n#1   ERROR(24) File not found
- ]7 G: B  v2 Z4 N8 a  K2 |     Packager files not found

3 y5 D+ f: z2 Z& g- R: Y#2   ERROR(102) Run stopped because errors were detected

netrev run on Aug 10 16:05:54 2012

" _- R8 [: K* l% H% u   COMPILE 'logic'
$ U! c6 I4 u; g   CHECK_PIN_NAMES OFF
   CROSS_REFERENCE OFF
   FEEDBACK OFF
   INCREMENTAL OFF
5 m# g& o1 h9 q6 a  F   INTERFACE_TYPE PHYSICAL
   MAX_ERRORS 500
   MERGE_MINIMUM 5
9 U5 y2 c  b- @% H3 A1 V   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
   NET_NAME_LENGTH 24
& d  V# L3 z5 F2 ]! Z  {2 |   OVERSIGHTS ON
6 X, m% }7 v: l7 R+ G  ^& F2 J' F- C   REPLACE_CHECK OFF
   SINGLE_NODE_NETS ON
* ^( i+ x" z2 r   SPLIT_MINIMUM 0
   SUPPRESS   20
, O# C! _6 t$ _/ e   WARNINGS ON

  2 errors detected
2 y* [0 Y* ~0 K7 M5 b2 { No oversight detected
, B" f2 G7 w4 A  k! _8 s$ d No warning detected
5 `+ b4 h2 @9 z1 ?* f
cpu time      0:00:19
elapsed time  0:00:00

我的网表导入后出现了现在的 问题，路劲什么的都设置了，不知道怎么回事啊，急死了啊，求指点

hhl

学习

wzwang2000

lpfzhx 发表于 2012-8-15 15:51
怎么设置啊，详细点呗，找不到啊

2 c* s$ x5 z( P- M' m. J- p1.在orcad中打开library，选择你要设置的器件，比如我设置的是AD5024，打开AD5024器件，option——part properties ，点击pin number visible 在最下面的小框内选择ture——ok。
2.然后生成网表，在allegro中导入刚才生成的网表，接着display——color/visibility——stack up 勾上pin这一栏。

lpfzhx

wzwang2000 发表于 2012-8-15 11:57
可以啊，你要它总是显示的话，首先在原理图中生成器件时就要设置为引脚可见，然后在pcb editor中在displa ...

* M7 a2 ?5 D  L4 r' ~怎么设置啊，详细点呗，找不到啊

wzwang2000

lpfzhx 发表于 2012-8-15 08:31
8 ~" x3 \! X% _( F( N4 ^' w不能直接在管教什么显示吗

可以啊，你要它总是显示的话，首先在原理图中生成器件时就要设置为引脚可见，然后在pcb editor中在display---color~~中去勾上器件显示就行了。

xiang_liling

肯定是封装的问题，路径的设置要对，而且PAD文件都要放进去

lpfzhx

wzwang2000 发表于 2012-8-13 17:57
在find选项中勾上pin、net然后鼠标指到相应的脚就可以看到你实际的pcb封装管脚是什么了。

不能直接在管教什么显示吗

wzwang2000

lpfzhx 发表于 2012-8-13 17:11
! P+ P% \9 u/ o1 K% i' r) l4 G7 W请问怎么检查啊，还有我的焊盘不显示网表是怎么回事啊

* D8 Y7 ^( l! S在find选项中勾上pin、net然后鼠标指到相应的脚就可以看到你实际的pcb封装管脚是什么了。

lpfzhx

ui1 发表于 2012-8-13 08:58
3 @: j' R8 r& m" ~' f2 d! oallegro要建立原理图对应的封装,
6 [' [; H" H  }8 [( _2 a
. k) S; ~4 d3 d4 B仔细检查引脚, 仔细检查焊盘,

请问怎么检查啊，还有我的焊盘不显示网表是怎么回事啊

ui1

' z' T2 A5 i. @; e. I1 _allegro要建立原理图对应的封装,

仔细检查引脚, 仔细检查焊盘,
+ t6 P- p! J3 p2 O  R& \7 ?
3 ?. r9 G2 G: I新建一个.brd文件, 首先要把电路板板框画出来,然后再导入capture的netlist
% i  I* E6 f, f/ Q5 F! O
如果封装已完成,引脚没错, 电路板板框已完成, 路径设置完成,仍出现上面的
ERROR(24) File not found3 }+ Packager files not found
$ F0 l* R8 E4 s+ f3 T
那仔细检查焊盘,

lpfzhx

wzwang2000 发表于 2012-8-10 22:25
8 D- j5 G& J- S9 O0 }1 R/ N就是因为pcb封装文件找不到，你仔细检查下吧。

8 N) L& h* _0 D5 x( q0 U你好，封装路劲我已经设置了啊！

wzwang2000

就是因为pcb封装文件找不到，你仔细检查下吧。