ALLEGRO输出网表问题

查看数: 598 | 评论数: 4 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

发布时间: 2012-3-25 21:52

本帖最后由 youngbray 于 2012-3-25 23:10 编辑 8 K4 E# c+ a' A7 A0 T( d # L3 L, p! h7 T$ n+ h. L6 l' K9 [FPGA画成分立的，其中一个分立模块如下图，DRC和输出网表都会出错，求高人解答

rx_78gp02a 发表于 2012-3-26 21:42

把gnd的属性设置为power即可！

longxf 发表于 2012-3-26 15:36

3楼的可以，也可以把GND的管脚属性换成Power

Murphy 发表于 2012-3-26 12:28

一般Allegro要求器件的每个管脚名字都不能相同，所以试着把GND，NC之类的命名成GND1，2，3……

rx_78gp02a 发表于 2012-3-25 22:19

你应该把错误贴出来而不是贴一张图

相约鹏城|11.15-19高交会X慕尼黑华南电子展X华南电路板博览会X半导体显示展: 高交会 - 智能制造、慕尼黑华南电子展、慕尼黑华南电子生产设备展、华南先进激光及加工应用技术展览会、华南电路板国际贸易采购博览会、机器视觉展暨机器视觉技术及工业应用研讨会，将于2022年11月15日-17日在深圳国际会展中心（宝安新馆）举办，展会立足粤港澳大湾区，辐射华南、西南及东南亚市场，为经济复苏献力。

GMT+8, 2024-11-15 15:13 , Processed in 0.067504 second(s), 37 queries , Gzip On.

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

		自动登录	找回密码
密码			注册

回复