初学Cadence,修改原理图后,PCB飞线不连接了???

zglak

( n5 J+ v5 _9 L如图,我修改了原理图,在PCB中File->Import->Logic 后,发现PCB中的飞线没有连接?这是怎么回事啊?谁能指导下啊?谢谢!

zglak

superlish 发表于 2011-11-12 13:46
' T- {3 p/ V1 a. g$ t* x; K8 r显示一样不代表就是同一网络, ,不一样的网络是连不起来的,会报DRC的  
7 x0 S4 B. W! p7 W1 G9 m
8 ~  y/ l0 N: K) Q去掉那个属性就可以了

是啊。但是如果能显示出区别就更好了。

我想知道有什么方法能直接显示出区别啊？！

superlish

显示一样不代表就是同一网络, ,不一样的网络是连不起来的,会报DRC的  

去掉那个属性就可以了

zglak

" Q1 b  V  t4 ~! X
2 b  N( T* x# Z: C8 S1 H2 Z谢谢!我的原理图是设置正确的.
: \! B6 b$ q  G2 \. C& B
5 D- J) v! e8 t, }5 B! }我发现,原来是我在 叠层 设置里,把电源指定电压后,所有与电源连接的引脚都变成了正方形中间有叉的图形,不显示飞线了.
6 s  K1 h4 M" H- D. p' ]
4 v0 U6 C7 |- ?) Y这样就遇到一个问题.如图中是两个去耦电容,电源端应该接近芯片电源引脚,变成"正方形中间有叉的图形"后,就不显示飞线.

而且3.3V的电源引脚也是这个图形,5V的也是一样...布线时很容易连错吧?!
7 k: g, P% O! A" E* U
有什么办法让电源的飞线显示出来呢?

art_li

1、确认一下网络名和ic的pin的一致~  2、当然有的时候在net上会有no_rat 属性去掉就可以显示~