初学Cadence,修改原理图后,PCB飞线不连接了???

zglak

: a( ^$ D4 U1 a! O) E7 L
1 D: M2 v5 f! t9 l  S如图,我修改了原理图,在PCB中File->Import->Logic 后,发现PCB中的飞线没有连接?这是怎么回事啊?谁能指导下啊?谢谢!

zglak

superlish 发表于 2011-11-12 13:46
) T4 X. a0 c  k$ e显示一样不代表就是同一网络, ,不一样的网络是连不起来的,会报DRC的  

) X8 J3 G' ^. n0 Y- u* L去掉那个属性就可以了

) k# b4 N% S, h* I5 O7 J是啊。但是如果能显示出区别就更好了。
" C$ B; y/ C6 v
  R" N. l/ [: |6 B: q, p. K! l1 f6 |5 ^/ @我想知道有什么方法能直接显示出区别啊？！

superlish

显示一样不代表就是同一网络, ,不一样的网络是连不起来的,会报DRC的  

- ?( k, G/ f( D/ Z/ x- B8 Z去掉那个属性就可以了

zglak

谢谢!我的原理图是设置正确的.

: V: d# O" A/ R- p我发现,原来是我在 叠层 设置里,把电源指定电压后,所有与电源连接的引脚都变成了正方形中间有叉的图形,不显示飞线了.

' b% g% L6 F7 D这样就遇到一个问题.如图中是两个去耦电容,电源端应该接近芯片电源引脚,变成"正方形中间有叉的图形"后,就不显示飞线.

而且3.3V的电源引脚也是这个图形,5V的也是一样...布线时很容易连错吧?!
% s) V7 P# @9 l+ W
  O$ C0 Y* _% S: {: f4 k3 i  @有什么办法让电源的飞线显示出来呢?

art_li

1、确认一下网络名和ic的pin的一致~  2、当然有的时候在net上会有no_rat 属性去掉就可以显示~