讨论为什么DDR的同组数据线要走在同一层面？[/

veidoo · 发表于 2011-10-27 09:09

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

大家讨论一下：为什么DDR的同组数据线要走在同一层面？

rx_78gp02a · 发表于 2011-10-29 23:22

过孔是阻抗非连续点，会劣化信号完整性，过孔的延时很难确定，如果走线在不同层即使你把走线拉成一样长延时也不一样；内层走线的延时比表层的延时大，同样如果走线在不同层把走线绕成一样长延时也不一样；从表层转入内层走线，过孔有stub效应，产生信号反射！

dengzs2008 · 发表于 2015-3-4 15:52

MARK,HEN HAO

piedgogo · 发表于 2011-10-31 08:52

过孔的问题，如熊猫描述，过孔是个阻抗不可控的点，尽量少出过孔。

前面有人跟我争，他随便画的线也跑起来了（事实上还有跳线也能跑起来的。。。）。

这里有个问题，我们往往花费80%的时间在20%不可知的问题上。也就是，不可控的量消耗时间更多。倒过来想，让问题变得尽量可控节约了时间。
所以，万一跑不起来，你是不是浪费了很多时间？

piedgogo · 发表于 2011-10-31 08:47

好吧，记得给我加分。

DDR出来的DQS和DQ两根线上的相位差90°，而且两个线上的信号是要求高度同步的（允许时差多少，看具体芯片）。
也就是控制器到DDR的布线除了要满足相同延迟外，还得保证阻抗的一致。
延迟一致一般是追求走等长线即可，但是，阻抗一致除了需要保证有相同的走线参数，更重要的是要有相同的参考平面，也就是要有相同的信号回路。

如果信号回路不一样，唔，就像是同样开宝马，走高速和走乡间小道肯定是没法比的。那么，干脆统一一下，要么一起走高速，或者是一起走小道。