请教 如何读波形

hgsky

请教 从发的波形能看出什么？这个信号是好是坏？ 老大说这个信号不好 我却看不出来 请教

于争

时钟信号吧。单从波形就能看出好不好？信号好不好判断的标准是什么？

4 Q: t/ {' E4 c5 x建议从几个方面仔细查一下：
4 \8 G; m' Z- N! u$ u1、接收这个信号的芯片对上下冲的限制。
7 \3 j7 g" B4 P/ a2、整个产品的EMI要求是否苛刻。
3、如果是时钟，这个时钟有没有特殊要求，比如抖动指标之类的。如果有，波形上看不出来，测一下频谱和相噪。
4、如果是同步总线里面的时钟，你还是加个大一点的串阻吧，几十兆的频率，边沿缓一点无所谓。
5、是否和其他重要信号靠的很近。
0 x1 r: {- O3 p; @! K: x5 x3 P
4 X8 J) D1 P" B* @; O5 _时钟信号不能只看波形的。

lht-tz

看来 过阻欠阻还是要下下功夫才能看懂

xiaoyangren

我也不懂，进来瞅瞅，没瞅明白。

jasonlu

NDK是家晶振厂商吧!
: F! \) x7 L- W9 Z) |" N你是测试的晶振的输出波形吗?
怎么不是正旋波啊?

yzl

学习！

liqiangln

建议你测量波形对比度时候，横轴的时间刻度要一致。

: y5 a% a1 |1 ^& E# {: A3 Z图形2可以再改善一下，毕竟上升沿快，时钟信号就是靠这个边沿，但是EMI就有了，所以再调调。

luchang

波形的好坏要看你的具体要求了。
; N! P- K4 k( V! D- e第一个图过冲小一些，但clk的上升时间也更长一些。第二个图反之。

如果你的emc紧张，或者芯片的承受过冲能力较差，就用第一个图的端接，
* M& w5 m$ ?4 G如果你的timing紧张，芯片以及emc也能承受，就用第二个图的端接。

过阻尼和欠阻尼是相对于端接来说的，过阻尼则驱动不够，表现在receiver的waveform上可能信号沿上会有台阶或回勾，信号沿缓慢；欠阻尼就是驱动能力过剩，会造成较大的过冲。

ieracll

原帖由 FLY 于 2008-6-15 09:11 发表
8 s6 O  t& P  O; B过冲就是上升沿的那尖峰,下冲就是下降沿的那尖峰,这样的波形往往EMC也过不了

/ m* r! m2 P& z过冲就是第一个峰值或谷值超过设定电压——对于上升沿是指最高电压而对于下降沿是指最低电压。
  Z+ N, X: i4 V! w/ |; U  L) p0 |这是在网上收到的解释。
  U' d3 |4 A, g5 G- f到底哪个是对的？

zl_20080407

学习

FLY

过冲就是上升沿的那尖峰,下冲就是下降沿的那尖峰,这样的波形往往EMC也过不了

hgsky

原帖由 forevercgh 于 2008-6-11 19:07 发表
& d, ]/ J, k" }+ H2 W9 O8 P$ S
/ c" {" t% y# j) }) C% n& p
& G# [$ O, a- O" w泰克测的波形？

, ]$ B/ L% c  p/ \* r! f) X恩 高手 能不能解释下 你说的意思 过冲大是什么意思

FLY

这波行是什么电路里的,哪个点的波形

lihongfei_sky

只能看出过冲来，怎么看出欠阻尼得

zhangcaihong

过冲是有点大,但要看实际情况,对其他有没有影响,没影响就没关系