EDA365电子工程师网
标题:
关于50欧姆终端并联匹配的问题
[打印本页]
作者:
hgzty
时间:
2011-6-9 12:26
标题:
关于50欧姆终端并联匹配的问题
本帖最后由 hgzty 于 2011-6-9 12:48 编辑
1 o0 s: }( K- I
6 U4 l1 q3 J8 S% Z8 H( @
对面设备是5V TTL的输入标准 VIH：2V，有一个50欧姆的并联匹配电阻接地。信号速率在100M以下。
) Z0 g, Z) _0 g2 a5 d: C& S
) Z4 F9 q y& t6 q! Q9 ]: ^
我的设备是这样的情况，CPLD输出的是3.3V TTL/CMOS 电平。那就是说如果要能够正常驱动的话，起码要有40mA以上的驱动电流。也就是说我必须设计一个满足5V TTL输出电平又同时满足驱动能力的接口.
9 Z: z, \# \% K# `4 i A- d
. G9 \; B3 Y b
现在的想法是，CPLD输出的3.3V电平信号首先通过电平转换为5V TTL，再通过line driver芯片进行驱动。
2 ~+ _! d, h/ j2 a
/ D9 S% P4 D9 i
还有一种设计就是CPLD输出的CMOS 3.3V电平信号直接驱动 5V TTL的line driver芯片。
2 {4 Q: B# p) i, Z s/ j
B( p6 }. q' H- b) T
想问一下的就是，
% K" W# f, F/ N+ e; g! ~( {: U) O
1.40mA的驱动电流计算是否正确？
" T; z0 b5 U/ }
2.如果考虑到输出阻抗的话，那在输入端不是还会有一个分压？
9 _$ G4 G V! V
3.有没有直接支持3.3V电平信号转5V 信号，且5V输出这里又有比较大的驱动电流的芯片？
. R" j5 Y9 D$ c& Y7 J9 K
% |- o3 y3 G$ R# ]7 p. Y
作者:
willyeing
时间:
2011-6-9 20:27
一般情况下不会采用终端并联端接，用源端串联端接。
作者:
hgzty
时间:
2011-6-10 14:16
回复
willyeing
的帖子
7 p# @% N' k$ Z
7 ^; T6 H. T& N
明白，但是对面的设备信息如下：
& s: {; ?4 T& M. b+ z+ F
; s7 Z% ?. j" o2 r* q
+ ~! u" u# j" J- G5 J
input impedance ： 50 ohm
( G3 e w6 c% }+ X% l. ?0 v9 K
input level ：HCT
6 B: Z& `. \: |& c: }1 u( k% ^
" W2 c9 C& O& O& p* q
所以没办法。
& q; i3 e4 Z( T" p, x! n F8 [ \0 x
作者:
willyeing
时间:
2011-6-10 19:59
查查ti网站上有很多这种电平驱动芯片，网站上挂了很多应用笔记，应该有满足你要求的芯片的
作者:
hgzty
时间:
2011-6-16 16:53
谢谢楼上的回答，在ti上找了一圈，根据驱动电流选了ABT的器件。应该能够满足要求，想知道的是这种SN74ABT16245A的器件输出阻抗一般是多少的。
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2